JPH05101008A - ワンチツプマイクロコンピユータ - Google Patents
ワンチツプマイクロコンピユータInfo
- Publication number
- JPH05101008A JPH05101008A JP3260275A JP26027591A JPH05101008A JP H05101008 A JPH05101008 A JP H05101008A JP 3260275 A JP3260275 A JP 3260275A JP 26027591 A JP26027591 A JP 26027591A JP H05101008 A JPH05101008 A JP H05101008A
- Authority
- JP
- Japan
- Prior art keywords
- data
- serial
- circuit
- transfer
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 転送タイミングが異なるデータを共通回路で
選択的に転送して回路規模を拡大することなく機能を増
す。 【構成】 選択レジスタ４から与えられる信号に応じて
選択回路５がＩ／Ｏ制御回路２の転送タイミング、選択
回路６がその出力端子を選択する。シリアル転送の場
合、シリアル転送クロックａに従ってシリアルデータ入
力端子１又はシリアルデータ出力端子３からデータをシ
リアルに入出力し、リアルタイム信号出力の場合、トリ
ガ信号ｃを転送タイミングとしてリアルタイム信号出力
端子７からデータを出力する。
選択的に転送して回路規模を拡大することなく機能を増
す。 【構成】 選択レジスタ４から与えられる信号に応じて
選択回路５がＩ／Ｏ制御回路２の転送タイミング、選択
回路６がその出力端子を選択する。シリアル転送の場
合、シリアル転送クロックａに従ってシリアルデータ入
力端子１又はシリアルデータ出力端子３からデータをシ
リアルに入出力し、リアルタイム信号出力の場合、トリ
ガ信号ｃを転送タイミングとしてリアルタイム信号出力
端子７からデータを出力する。
Description
【０００１】
【産業上の利用分野】本発明は、データのシリアル転送
のクロックと異なる転送タイミングのデータをシリアル
Ｉ／Ｏ制御回路によって選択的に転送するワンチップマ
イクロコンピュータに関する。
のクロックと異なる転送タイミングのデータをシリアル
Ｉ／Ｏ制御回路によって選択的に転送するワンチップマ
イクロコンピュータに関する。
【０００２】
【従来の技術】図１は、従来のワンチップマイクロコン
ピュータのデータ入出力機能に関連する要部の構成を示
すブロック図である。
ピュータのデータ入出力機能に関連する要部の構成を示
すブロック図である。
【０００３】図中１は外部からのデータをシリアル入力
するシリアルデータ入力端子であって、外部からのデー
タを入力する場合、データ転送を制御するシリアルＩ／
Ｏ制御回路２は外部からのシリアル転送クロックａに従
ってシリアルデータ入力端子１からデータを取り込みバ
ッファに一時格納する。ワンチップマイクロコンピュー
タの図示しないＣＰＵは、シリアルＩ／Ｏ制御回路２に
所定長のデータが取り込まれるとデータバスＤＢを介し
てデータを読み取る。
するシリアルデータ入力端子であって、外部からのデー
タを入力する場合、データ転送を制御するシリアルＩ／
Ｏ制御回路２は外部からのシリアル転送クロックａに従
ってシリアルデータ入力端子１からデータを取り込みバ
ッファに一時格納する。ワンチップマイクロコンピュー
タの図示しないＣＰＵは、シリアルＩ／Ｏ制御回路２に
所定長のデータが取り込まれるとデータバスＤＢを介し
てデータを読み取る。
【０００４】また、外部へデータを出力する場合、ＣＰ
Ｕは転送するデータをデータバスＤＢを介してシリアル
Ｉ／Ｏ制御回路２に書き込む。シリアルＩ／Ｏ制御回路
２は書き込まれたデータをワンチップマイクロコンピュ
ータ内部で発生するシリアル転送クロックａに従ってシ
リアルデータ出力端子３から外部へ出力する。
Ｕは転送するデータをデータバスＤＢを介してシリアル
Ｉ／Ｏ制御回路２に書き込む。シリアルＩ／Ｏ制御回路
２は書き込まれたデータをワンチップマイクロコンピュ
ータ内部で発生するシリアル転送クロックａに従ってシ
リアルデータ出力端子３から外部へ出力する。
【０００５】
【発明が解決しようとする課題】以上のように、従来の
シリアルＩ／Ｏ制御回路は外部・内部のいずれかのシリ
アル転送クロックに従ってデータをシリアル転送する
が、例えばタイマ回路のオーバフローをデータ転送のト
リガ信号とするリアルタイム信号のように、転送タイミ
ングが異なる信号を出力する機能は備えていないので、
シリアル転送クロックと転送タイミングが異なるリアル
タイム信号の出力機能を実現する場合、専用の出力回路
を増設する必要がある。
シリアルＩ／Ｏ制御回路は外部・内部のいずれかのシリ
アル転送クロックに従ってデータをシリアル転送する
が、例えばタイマ回路のオーバフローをデータ転送のト
リガ信号とするリアルタイム信号のように、転送タイミ
ングが異なる信号を出力する機能は備えていないので、
シリアル転送クロックと転送タイミングが異なるリアル
タイム信号の出力機能を実現する場合、専用の出力回路
を増設する必要がある。
【０００６】従って、専用の出力回路を設けることによ
ってワンチップマイクロコンピュータの価格が上昇し、
さらに、チップ面積が増大してしまうという問題があ
る。
ってワンチップマイクロコンピュータの価格が上昇し、
さらに、チップ面積が増大してしまうという問題があ
る。
【０００７】本発明はこのような問題点を解決するため
になされたものであって、それぞれの転送タイミングが
異なる複数系統のデータを共通の回路を用いて選択的に
転送することにより、機能を増しながらチップ面積を拡
大する必要がなく小型で安価なワンチップマイクロコン
ピュータの提供を目的とする。
になされたものであって、それぞれの転送タイミングが
異なる複数系統のデータを共通の回路を用いて選択的に
転送することにより、機能を増しながらチップ面積を拡
大する必要がなく小型で安価なワンチップマイクロコン
ピュータの提供を目的とする。
【０００８】
【課題を解決するための手段】本発明に係るワンチップ
マイクロコンピュータは、転送するデータの系統に応じ
た転送タイミングを選択可能として、それぞれに転送タ
イミングが異なる複数系統のデータを共通の回路で選択
的に転送することを特徴とする。
マイクロコンピュータは、転送するデータの系統に応じ
た転送タイミングを選択可能として、それぞれに転送タ
イミングが異なる複数系統のデータを共通の回路で選択
的に転送することを特徴とする。
【０００９】
【作用】本発明に係るワンチップマイクロコンピュータ
は、転送データの系統を特定する信号を生成し、この信
号により特定される転送データの系統に即した転送タイ
ミングを選択してデータを転送する。従って、転送タイ
ミングが異なる複数系統のデータを共通回路で選択的に
転送することができる。
は、転送データの系統を特定する信号を生成し、この信
号により特定される転送データの系統に即した転送タイ
ミングを選択してデータを転送する。従って、転送タイ
ミングが異なる複数系統のデータを共通回路で選択的に
転送することができる。
【００１０】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図２は本発明に係るワンチップマイクロコ
ンピュータのデータ転送機構に関連する要部の構成を示
すブロック図である。
て説明する。図２は本発明に係るワンチップマイクロコ
ンピュータのデータ転送機構に関連する要部の構成を示
すブロック図である。
【００１１】図中１は外部からのデータを、データ転送
を制御するシリアルＩ／Ｏ制御回路２にシリアル入力す
るシリアルデータ入力端子であって、シリアルＩ／Ｏ制
御回路２には選択回路５により選択された外部からのシ
リアル転送クロックａ又はシリアル転送クロックａと異
なる転送タイミングを設定するトリガ信号ｃが入力され
る。
を制御するシリアルＩ／Ｏ制御回路２にシリアル入力す
るシリアルデータ入力端子であって、シリアルＩ／Ｏ制
御回路２には選択回路５により選択された外部からのシ
リアル転送クロックａ又はシリアル転送クロックａと異
なる転送タイミングを設定するトリガ信号ｃが入力され
る。
【００１２】また、データバスＤＢを介してシリアルＩ
／Ｏ制御回路２に取り込まれたデータは、選択回路６に
より選択されるシリアルデータ出力端子３又はリアルタ
イム信号出力端子７から外部へ出力される。
／Ｏ制御回路２に取り込まれたデータは、選択回路６に
より選択されるシリアルデータ出力端子３又はリアルタ
イム信号出力端子７から外部へ出力される。
【００１３】選択回路５は、ワンチップマイクロコンピ
ュータのＣＰＵ（図示省略）から与えられる選択レジス
タ書き込み信号ｂによってデータバスＤＢを介して書き
込まれるデータ“０”“１”に応じた信号を、転送タイ
ミングの選択回路５及び出力端子の選択回路６に与え
る。
ュータのＣＰＵ（図示省略）から与えられる選択レジス
タ書き込み信号ｂによってデータバスＤＢを介して書き
込まれるデータ“０”“１”に応じた信号を、転送タイ
ミングの選択回路５及び出力端子の選択回路６に与え
る。
【００１４】次に、以上のような構成のワンチップマイ
クロコンピュータによるデータ転送の動作について説明
する。
クロコンピュータによるデータ転送の動作について説明
する。
【００１５】外部からのデータをシリアル入力する場
合、選択レジスタ書き込み信号ｂを与えられた選択レジ
スタ４に“０”が書き込まれて選択回路５は外部からの
シリアル転送クロックａを選択し、シリアルＩ／Ｏ制御
回路２はこれに従ってシリアルデータ入力端子１からデ
ータを取り込みバッファに一時格納する。図示しないＣ
ＰＵは、シリアルＩ／Ｏ制御回路２に所定長のデータが
取り込まれるとデータバスＤＢを介してデータを読み取
る。
合、選択レジスタ書き込み信号ｂを与えられた選択レジ
スタ４に“０”が書き込まれて選択回路５は外部からの
シリアル転送クロックａを選択し、シリアルＩ／Ｏ制御
回路２はこれに従ってシリアルデータ入力端子１からデ
ータを取り込みバッファに一時格納する。図示しないＣ
ＰＵは、シリアルＩ／Ｏ制御回路２に所定長のデータが
取り込まれるとデータバスＤＢを介してデータを読み取
る。
【００１６】また、外部へデータをシリアル出力する場
合、選択レジスタ書き込み信号ｂを与えられた選択レジ
スタ４に“０”が書き込まれ、転送タイミングの選択回
路５は内部で発生したシリアル転送クロックａを選択
し、また出力端子の選択回路６はシリアルデータ出力端
子３を選択する。
合、選択レジスタ書き込み信号ｂを与えられた選択レジ
スタ４に“０”が書き込まれ、転送タイミングの選択回
路５は内部で発生したシリアル転送クロックａを選択
し、また出力端子の選択回路６はシリアルデータ出力端
子３を選択する。
【００１７】ＣＰＵは転送するデータをデータバスＤＢ
を介してシリアルＩ／Ｏ制御回路２に書き込み、シリア
ルＩ／Ｏ制御回路２は書き込まれたデータを、シリアル
転送クロックａに従ってシリアルデータ出力端子３から
外部へ出力する。
を介してシリアルＩ／Ｏ制御回路２に書き込み、シリア
ルＩ／Ｏ制御回路２は書き込まれたデータを、シリアル
転送クロックａに従ってシリアルデータ出力端子３から
外部へ出力する。
【００１８】次に、リアルタイム信号を出力する場合、
選択レジスタ書き込み信号ｂを与えられた選択レジスタ
４に“１”が書き込まれ、転送タイミングの選択回路５
は、内蔵するタイマ回路のオーバフロー信号を信号源と
するトリガ信号ｃを選択し、出力端子の選択回路６はリ
アルタイム信号出力端子７を選択する。
選択レジスタ書き込み信号ｂを与えられた選択レジスタ
４に“１”が書き込まれ、転送タイミングの選択回路５
は、内蔵するタイマ回路のオーバフロー信号を信号源と
するトリガ信号ｃを選択し、出力端子の選択回路６はリ
アルタイム信号出力端子７を選択する。
【００１９】ＣＰＵはリアルタイム出力するデータをデ
ータバスＤＢを介してシリアルＩ／Ｏ制御回路２に書き
込み、シリアルＩ／Ｏ制御回路２はトリガ信号ｃが与え
られる都度、書き込まれたデータををリアルタイム信号
出力端子７から出力する。
ータバスＤＢを介してシリアルＩ／Ｏ制御回路２に書き
込み、シリアルＩ／Ｏ制御回路２はトリガ信号ｃが与え
られる都度、書き込まれたデータををリアルタイム信号
出力端子７から出力する。
【００２０】なお、本実施例では２種類の転送タイミン
グを切り換える場合について説明したが、３種類以上の
転送タイミングを切り換えることも可能である。
グを切り換える場合について説明したが、３種類以上の
転送タイミングを切り換えることも可能である。
【００２１】
【発明の効果】以上のように、本発明のワンチップマイ
クロコンピュータは、転送タイミングがそれぞれ異なる
複数系統のデータを共通回路によって選択的に転送する
ことにより専用回路の増設が不要であるので、機能が増
してもチップ面積を拡大する必要がなく小型で安価であ
るという優れた効果を奏する。
クロコンピュータは、転送タイミングがそれぞれ異なる
複数系統のデータを共通回路によって選択的に転送する
ことにより専用回路の増設が不要であるので、機能が増
してもチップ面積を拡大する必要がなく小型で安価であ
るという優れた効果を奏する。
【図１】従来のワンチップマイクロコンピュータの要部
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明に係るワンチップマイクロコンピュータ
の要部構成を示すブロック図である。
の要部構成を示すブロック図である。
１ シリアルデータ入力端子 ２ シリアルＩ／Ｏ制御回路 ３ シリアルデータ出力端子 ４ 選択レジスタ ５ 選択回路 ６ 選択回路 ７ リアルタイム信号出力端子 ＤＢ データバス ａ シリアル転送クロック ｂ 選択レジスタ書き込み信号 ｃ トリガ信号
Claims (1)
- 【請求項１】 その転送タイミングが異なる複数系統の
データを転送する機能を内蔵したワンチップマイクロコ
ンピュータにおいて、転送データの系統を特定する信号
を生成する回路と、該回路が生成する信号により特定さ
れる系統に即した転送タイミングを選択する回路と、該
回路が選択した転送タイミングで複数系統のデータを選
択的に転送する回路とを備えたことを特徴とするワンチ
ップマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260275A JPH05101008A (ja) | 1991-10-08 | 1991-10-08 | ワンチツプマイクロコンピユータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3260275A JPH05101008A (ja) | 1991-10-08 | 1991-10-08 | ワンチツプマイクロコンピユータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05101008A true JPH05101008A (ja) | 1993-04-23 |
Family
ID=17345795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3260275A Pending JPH05101008A (ja) | 1991-10-08 | 1991-10-08 | ワンチツプマイクロコンピユータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05101008A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208853A (ja) * | 2001-01-09 | 2002-07-26 | Mitsubishi Electric Corp | タイマ機能を使用したシリアル入出力装置 |
| JP2002215569A (ja) * | 2001-01-19 | 2002-08-02 | Mitsubishi Electric Corp | 入出力装置 |
-
1991
- 1991-10-08 JP JP3260275A patent/JPH05101008A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208853A (ja) * | 2001-01-09 | 2002-07-26 | Mitsubishi Electric Corp | タイマ機能を使用したシリアル入出力装置 |
| JP2002215569A (ja) * | 2001-01-19 | 2002-08-02 | Mitsubishi Electric Corp | 入出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509120A (en) | Variable cycle-time microcomputer | |
| GB2171230A (en) | Using 8-bit and 16-bit modules in a 16-bit microprocessor system | |
| US4835414A (en) | Flexible, reconfigurable terminal pin | |
| TW374175B (en) | Data output buffer control circuit of synchronous semiconductor memory device | |
| JPH0821011B2 (ja) | バス拡張制御方式 | |
| KR900015008A (ko) | 데이터 프로세서 | |
| KR960042413A (ko) | 데이터 처리 시스템 | |
| JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| US6202113B1 (en) | Bank register circuit for a multiply accumulate circuit | |
| JPH1125030A (ja) | バス拡張制御回路 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| JPH05173876A (ja) | 増設メモリボード | |
| JPH0435941Y2 (ja) | ||
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| KR0118651Y1 (ko) | 피씨와 이미지 프로세서의 인터페이스장치 | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH0719243B2 (ja) | マイクロコンピュータ | |
| JPH06195295A (ja) | 出力ポート回路 | |
| JPS6190252A (ja) | ウエイト・サイクル插入回路 | |
| JPS62232053A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JPH03260728A (ja) | レジスタのデータ書込み方式 | |
| KR970012136A (ko) | 마이크로 컨트롤러 |