JPH0719243B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0719243B2 JPH0719243B2 JP63057489A JP5748988A JPH0719243B2 JP H0719243 B2 JPH0719243 B2 JP H0719243B2 JP 63057489 A JP63057489 A JP 63057489A JP 5748988 A JP5748988 A JP 5748988A JP H0719243 B2 JPH0719243 B2 JP H0719243B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- external
- terminal
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microcomputers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラムやデータを記憶するメモリを内蔵
し、かつ外部にメモリを拡張する機能を有するシングル
チップマイクロコンピュータに関する。
し、かつ外部にメモリを拡張する機能を有するシングル
チップマイクロコンピュータに関する。
従来、時分割アドレス／データバス端子とアドレスを外
部でラッチするアドレスラッチストローブを出力する端
子（以下タイミング信号出力端子と記す）を有し、外部
に選択的にメモリを拡張する機能を備えたシングルチッ
プ・マイクロコンピュータがある。
部でラッチするアドレスラッチストローブを出力する端
子（以下タイミング信号出力端子と記す）を有し、外部
に選択的にメモリを拡張する機能を備えたシングルチッ
プ・マイクロコンピュータがある。
このようなものでは、外部にメモリを拡張せず、メモリ
は内蔵ROM及び内蔵RAMのみを用いるモード（以下シング
ルチップ・モードという）と、外部にメモリを拡張する
モード（以下外部拡張モードという）とを選択的に実行
することができる。
は内蔵ROM及び内蔵RAMのみを用いるモード（以下シング
ルチップ・モードという）と、外部にメモリを拡張する
モード（以下外部拡張モードという）とを選択的に実行
することができる。
外部拡張モード時は、第２図に示すように時分割アドレ
ス／データバス端子４から出力するアドレスを外部でラ
ッチする必要があるため、タイミング信号出力端子５か
らアドレスラッチストローブ信号６を出力する。そのタ
イミングチャートを第３図に示す。
ス／データバス端子４から出力するアドレスを外部でラ
ッチする必要があるため、タイミング信号出力端子５か
らアドレスラッチストローブ信号６を出力する。そのタ
イミングチャートを第３図に示す。
しかし、シングルチップモードでは外部にアドレスを出
力する必要がないため、タイミング信号出力端子５はず
っと非アクティブレベルを保持し続けている。
力する必要がないため、タイミング信号出力端子５はず
っと非アクティブレベルを保持し続けている。
上述した従来のシングルチップマイクロコンピュータ
は、シングルチップモードで動作する場合にはタイミン
グ信号出力端子は非アクティブ・レベルに固定されてい
るため、有効な端子として機能しないという欠点を有し
ている。さらに端子が有効に機能しないばかりでなく、
外部に接続した周辺機器を動作させる手段としてこのア
ドレスラッチストローブ信号をクロックとして活用する
という応用が不可能となってしまうという欠点もある。
は、シングルチップモードで動作する場合にはタイミン
グ信号出力端子は非アクティブ・レベルに固定されてい
るため、有効な端子として機能しないという欠点を有し
ている。さらに端子が有効に機能しないばかりでなく、
外部に接続した周辺機器を動作させる手段としてこのア
ドレスラッチストローブ信号をクロックとして活用する
という応用が不可能となってしまうという欠点もある。
本発明によるシングルチップマイクロコンピュータは、
プログラム及びデータを記憶するメモリと、外部にメモ
リを拡張するための時分割アドレス／データバス端子と
所定のタイミング信号を出力するタイミング信号出力端
子と、このタイミング信号出力端子に出力する信号を選
択するためのセレクタを備えている。
プログラム及びデータを記憶するメモリと、外部にメモ
リを拡張するための時分割アドレス／データバス端子と
所定のタイミング信号を出力するタイミング信号出力端
子と、このタイミング信号出力端子に出力する信号を選
択するためのセレクタを備えている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
シングルチップ・マイクロコンピュータ１はプログラム
及びデータを記憶するメモリ２とメモリ２かまたは外部
のメモリ９から命令を読み出して実行する中央処理装置
３と外部にメモリ９を拡張する際の時分割アドレス／デ
ータバス端子４とタイミング信号出力端子５とタイミン
グ信号出力端子５から出力する信号を選択するセレクタ
12から構成する。
及びデータを記憶するメモリ２とメモリ２かまたは外部
のメモリ９から命令を読み出して実行する中央処理装置
３と外部にメモリ９を拡張する際の時分割アドレス／デ
ータバス端子４とタイミング信号出力端子５とタイミン
グ信号出力端子５から出力する信号を選択するセレクタ
12から構成する。
セレクタ12はアドレスラッチストローブ信号６と、中央
処理装置３で生成される複数のクロック信号φ1,φ2,
…，φｎを入力とし、中央処理装置の指定によりこれら
のタイミング信号の中から１つの信号を選択してタイミ
ング信号出力端子５より出力する。
処理装置３で生成される複数のクロック信号φ1,φ2,
…，φｎを入力とし、中央処理装置の指定によりこれら
のタイミング信号の中から１つの信号を選択してタイミ
ング信号出力端子５より出力する。
では、次に動作について説明する。
まず、外部拡張モードでの動作時は外部でアドレスをラ
ッチする必要があるため、セレクタ12はアドレスラッチ
ストローブ信号６を選択してタイミング信号出力端子５
より出力する。
ッチする必要があるため、セレクタ12はアドレスラッチ
ストローブ信号６を選択してタイミング信号出力端子５
より出力する。
次にシングルチップモード時にはアドレスを外部でラッ
チする必要がないため、セレクタ12ではアドレスラッチ
ストローブ信号６か、または複数のクロック信号φｎ
（ｎ＝1,2…ｉ）の中から任意の信号を選択し、タイミ
ング信号出力端子５から出力する。
チする必要がないため、セレクタ12ではアドレスラッチ
ストローブ信号６か、または複数のクロック信号φｎ
（ｎ＝1,2…ｉ）の中から任意の信号を選択し、タイミ
ング信号出力端子５から出力する。
したがって、このセレクタでアドレスラッチストローブ
信号６を選択した場合には外部拡張モード時と全く同一
のタイミングで外部の周辺機器を動作させることがで
き、またクロック信号φｎを選択した場合にはアドレス
ラッチストローブ信号のように固定された同期ではない
任意の周波数で周辺機器を制御することができる。
信号６を選択した場合には外部拡張モード時と全く同一
のタイミングで外部の周辺機器を動作させることがで
き、またクロック信号φｎを選択した場合にはアドレス
ラッチストローブ信号のように固定された同期ではない
任意の周波数で周辺機器を制御することができる。
以上説明したように本発明は、外部にメモリを拡張しな
い場合においては無効となる端子からメモリを拡張した
場合と全く同じタイミング信号または任意のタイミング
信号を出力することにより、端子を有効に活用しかつ外
部の周辺機器のフレキシブルな制御を実現できる。
い場合においては無効となる端子からメモリを拡張した
場合と全く同じタイミング信号または任意のタイミング
信号を出力することにより、端子を有効に活用しかつ外
部の周辺機器のフレキシブルな制御を実現できる。
この機能を実現するために必要なハードウェアな極めて
わずかなものであり、生産上のコストは全く問題になら
ない程度である。
わずかなものであり、生産上のコストは全く問題になら
ない程度である。
したがって、本発明による応用上のメリットは非常に大
きいと言える。
きいと言える。
第１図は本発明の一実施例を示すシングルチップマイク
ロコンピュータを用いた応用システムのブロック図、第
２図は従来のシングルチップマイクロコンピュータを用
いた応用システムのブロック図、第３図は外部拡張モー
ドにおけるシングルチップマイクロコンピュータの動作
タイミングチャートである。 １……シングルチップマイクロコンピュータ、２……メ
モリ、３……中央処理装置、４……時分割アドレス／デ
ータバス端子、５……タイミング信号出力端子、６……
アドレスラッチストローブ信号、７……リード・ストロ
ーブ信号、９……外部メモリ、10……ラッチ、11……周
辺機器、12……セレクタ。
ロコンピュータを用いた応用システムのブロック図、第
２図は従来のシングルチップマイクロコンピュータを用
いた応用システムのブロック図、第３図は外部拡張モー
ドにおけるシングルチップマイクロコンピュータの動作
タイミングチャートである。 １……シングルチップマイクロコンピュータ、２……メ
モリ、３……中央処理装置、４……時分割アドレス／デ
ータバス端子、５……タイミング信号出力端子、６……
アドレスラッチストローブ信号、７……リード・ストロ
ーブ信号、９……外部メモリ、10……ラッチ、11……周
辺機器、12……セレクタ。
Claims (1)
- 【請求項１】中央処理装置と、プログラム及びデータを
記憶する内部メモリと、時分割／データバス端子及びタ
イミング信号端子とを有し、前記時分割アドレス／デー
タバス端子と前記タイミング信号出力端子を用いて外部
メモリとアクセスする外部拡張モードと前記内部メモリ
を使用して外部メモリとアクセスしないシングルチップ
モードとを備えたマイクロコンピュータにおいて、前記
中央処理装置は前記時分割アドレス／データバス端子か
ら出力されるアドレスを外部レジスタにラッチするため
のラッチ信号およびクロック信号を出力し、前記外部拡
張モード時には前記ラッチ信号を選択し前記シングルチ
ップモード時には前記ラッチ信号又は前記クロック信号
のいずれかを選択し前記タイミング信号出力端子に出力
するセレクタを有することを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057489A JPH0719243B2 (ja) | 1988-03-10 | 1988-03-10 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057489A JPH0719243B2 (ja) | 1988-03-10 | 1988-03-10 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230162A JPH01230162A (ja) | 1989-09-13 |
| JPH0719243B2 true JPH0719243B2 (ja) | 1995-03-06 |
Family
ID=13057133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63057489A Expired - Lifetime JPH0719243B2 (ja) | 1988-03-10 | 1988-03-10 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719243B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06111035A (ja) * | 1992-09-24 | 1994-04-22 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JPH11231967A (ja) | 1998-02-17 | 1999-08-27 | Nec Corp | クロック出力回路 |
-
1988
- 1988-03-10 JP JP63057489A patent/JPH0719243B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01230162A (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509120A (en) | Variable cycle-time microcomputer | |
| JPH05204820A (ja) | マイクロプロセッサ、処理システム、およびバスインタフェース | |
| KR960018830A (ko) | 반도체집적회로 | |
| EP0242879A2 (en) | Data processor with wait control allowing high speed access | |
| US5623687A (en) | Reset configuration in a data processing system and method therefor | |
| JPH05342114A (ja) | メモリ装置 | |
| JPH0719243B2 (ja) | マイクロコンピュータ | |
| US4967352A (en) | Data processor in which external sync signal may be selectively inhibited | |
| JPH06236291A (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
| JP2963270B2 (ja) | 特定用途向けマイクロコントローラ | |
| JP2626112B2 (ja) | マイクロプロセッサ | |
| JPH10240678A (ja) | 拡張入出力バス | |
| JP2962431B2 (ja) | プログラマブルコントローラ | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPH05210572A (ja) | メモリ制御装置 | |
| KR920002073B1 (ko) | 데이터 메모리 확장장치 | |
| JPS62231348A (ja) | Ｃｐｕ装置 | |
| JPH02226588A (ja) | 同期式半導体記憶装置 | |
| JPH05174164A (ja) | マイクロ・コンピュータ | |
| JPH01243164A (ja) | Ｅｐｒｏｍ内蔵シングルチップマイクロコンピュータ | |
| JPH0462653A (ja) | 電子計算機及び拡張デバイスモジュール | |
| JPH05108470A (ja) | 半導体記憶装置の初期化回路 | |
| JPH06175881A (ja) | データ入出力装置 | |
| JPS6353588A (ja) | 表示装置 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ |