JPH06111035A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH06111035A JPH06111035A JP4279531A JP27953192A JPH06111035A JP H06111035 A JPH06111035 A JP H06111035A JP 4279531 A JP4279531 A JP 4279531A JP 27953192 A JP27953192 A JP 27953192A JP H06111035 A JPH06111035 A JP H06111035A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- microcomputer
- input
- circuit
- outside
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microcomputers (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータ１内の複数の周辺回路
５ａ，５ｂ〜５ｋに供給されるそれぞれの入力クロック
φａ，φｂ，〜φｋを選択して外部へ出力できるように
する。 【構成】 マイクロコンピュータ１内のタイマ，Ａ／Ｄ
変換器，シリアルＩ／Ｏ等の複数の周辺回路５ａ，５
ｂ，〜５ｋのクロック入力端子５１に供給されるそれぞ
れの入力クロックφａ，φｂ，〜φｋを選択して外部へ
出力するためのクロック切り替えスイッチ回路７と、こ
のクロック切り替えスイッチ回路７を制御するクロック
切り替え制御回路９とを設けた。
５ａ，５ｂ〜５ｋに供給されるそれぞれの入力クロック
φａ，φｂ，〜φｋを選択して外部へ出力できるように
する。 【構成】 マイクロコンピュータ１内のタイマ，Ａ／Ｄ
変換器，シリアルＩ／Ｏ等の複数の周辺回路５ａ，５
ｂ，〜５ｋのクロック入力端子５１に供給されるそれぞ
れの入力クロックφａ，φｂ，〜φｋを選択して外部へ
出力するためのクロック切り替えスイッチ回路７と、こ
のクロック切り替えスイッチ回路７を制御するクロック
切り替え制御回路９とを設けた。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータ、
特にタイマ等の周辺回路の入力クロックを外部に取出す
ためのものに関するものである。
特にタイマ等の周辺回路の入力クロックを外部に取出す
ためのものに関するものである。
【０００２】
【従来の技術】従来のマイクロコンピュータの一例を図
９に示す。図において、１はマイクロコンピュータ、２
はマイクロコンピュータ１内部に設けられたＣＰＵであ
る。このＣＰＵ２はその入力端子２１に供給されるＣＰ
Ｕ動作クロックφＣＰＵに基づいて動作する。なおこの
ＣＰＵ動作クロックφＣＰＵはマイクロコンピュータ１
の外部端子４からマイクロコンピュータ１外部に出力さ
せることができる。ここでマイクロコンピュータ１の外
部端子４は、マイクロコンピュータ１外部との信号の入
出力を行うために、マイクロコンピュータ１のパッケー
ジ外縁に複数本存在する金属性の端子のうちの１つであ
る。またマイクロコンピュータ１は、例えばタイマやＡ
／Ｄ変換器、シリアルＩ／Ｏ等の複数の周辺回路５ａ〜
５ｋを備え、それぞれの周辺回路５ａ〜５ｋは通常互に
非同期の入力クロックφａ〜φｋ（周辺回路動作クロッ
ク）に基づいて動作する。尚、５１は各周辺回路のクロ
ック入力端子である。この場合、上記各クロックφＣＰ
Ｕ，φａ〜φｋは、図示しない発振素子の出力を分周す
る分周回路より出力される。
９に示す。図において、１はマイクロコンピュータ、２
はマイクロコンピュータ１内部に設けられたＣＰＵであ
る。このＣＰＵ２はその入力端子２１に供給されるＣＰ
Ｕ動作クロックφＣＰＵに基づいて動作する。なおこの
ＣＰＵ動作クロックφＣＰＵはマイクロコンピュータ１
の外部端子４からマイクロコンピュータ１外部に出力さ
せることができる。ここでマイクロコンピュータ１の外
部端子４は、マイクロコンピュータ１外部との信号の入
出力を行うために、マイクロコンピュータ１のパッケー
ジ外縁に複数本存在する金属性の端子のうちの１つであ
る。またマイクロコンピュータ１は、例えばタイマやＡ
／Ｄ変換器、シリアルＩ／Ｏ等の複数の周辺回路５ａ〜
５ｋを備え、それぞれの周辺回路５ａ〜５ｋは通常互に
非同期の入力クロックφａ〜φｋ（周辺回路動作クロッ
ク）に基づいて動作する。尚、５１は各周辺回路のクロ
ック入力端子である。この場合、上記各クロックφＣＰ
Ｕ，φａ〜φｋは、図示しない発振素子の出力を分周す
る分周回路より出力される。
【０００３】ここでＣＰＵ動作クロックφＣＰＵをマイ
クロコンピュータ１の外部端子４からマイクロコンピュ
ータ１の外部に出力させるのは、ＣＰＵ２の動作状態を
外部から確認する時の目安の１つとして利用したり、マ
イクロコンピュータ１と同じプログラムを有する波形観
測器具が付加されたモニター用マイクロコンピュータの
ＣＰＵに上記外部端子４からのＣＰＵ動作クロックφＣ
ＰＵを入力してこのモニター用マイクロコンピュータを
起動し、動作状態を観測することにより間接的に上記マ
イクロコンピュータ１の良品テストを実行するのに利用
したり、またマイクロコンピュータ１に使用されている
動作クロックを用いてマイクロコンピュータ１の外部の
回路を動作させるのに使用するというように、マイクロ
コンピュータ１の外部の回路でＣＰＵ動作クロックφＣ
ＰＵを利用するためである。
クロコンピュータ１の外部端子４からマイクロコンピュ
ータ１の外部に出力させるのは、ＣＰＵ２の動作状態を
外部から確認する時の目安の１つとして利用したり、マ
イクロコンピュータ１と同じプログラムを有する波形観
測器具が付加されたモニター用マイクロコンピュータの
ＣＰＵに上記外部端子４からのＣＰＵ動作クロックφＣ
ＰＵを入力してこのモニター用マイクロコンピュータを
起動し、動作状態を観測することにより間接的に上記マ
イクロコンピュータ１の良品テストを実行するのに利用
したり、またマイクロコンピュータ１に使用されている
動作クロックを用いてマイクロコンピュータ１の外部の
回路を動作させるのに使用するというように、マイクロ
コンピュータ１の外部の回路でＣＰＵ動作クロックφＣ
ＰＵを利用するためである。
【０００４】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータは以上のようにＣＰＵ動作クロックφＣＰＵのみ
を外部に出力するように構成されているので、以下の３
つの問題点があった。まず第一に、マイクロコンピュー
タ１内のＣＰＵ２の動作クロックをマイクロコンピュー
タ１外部に出力させて観察することはできても、マイク
ロコンピュータ１内に複数存在する周辺回路５ａ〜５ｋ
は、通常ＣＰＵ２と非同期の動作を実施、すなわち周辺
回路５ａ〜５ｋの入力クロックφａ〜φｋがＣＰＵ２の
動作クロックφＣＰＵと異なったものであるため、ＣＰ
Ｕ２の動作クロックφＣＰＵを外部に出力させて観察す
ることはできても周辺回路５ａ〜５ｋの動作状態を観察
することができない点である。第二にマイクロコンピュ
ータ１の良品テストを実行する場合に、それぞれの周辺
回路５ａ〜５ｋのテストにおいて周辺回路５ａ〜５ｋの
入力クロックφａ〜φｋをマイクロコンピュータ１外部
に出力させて、同一機種の別のモニター用マイクロコン
ピュータを駆動して、その動作状態をモニターしてテス
トに使用したいというユーザからの要望が有ったが、そ
れに容易に答えることができなかった。なお、端子４か
らφａ〜φｋを取り出すことが考えられるが端子４はφ
ＣＰＵを出力するためのもので、このφＣＰＵを分周し
てφａ〜φｋを得るとすれば、複数の分周回路を必要と
して回路構成が複雑となる。しかも、周辺回路５ａ〜５
ｋの入力クロックφａ〜φｋをマイクロコンピュータ１
外部に出力し、マイクロコンピュータ１外部に設けられ
た回路において、ＣＰＵ２の動作クロックφＣＰＵの分
周クロックφａ〜φｋを利用したいというユーザからの
要望が有ったが、それに答えることができなかった。第
三に周辺回路の数はマイコンにより多種有り特定はでき
ないが、マイクロコンピュータ１の外部端子の数は、マ
イクロコンピュータ１のパッケージの形状やその大きさ
によって制限されるため、各々の周辺回路５ａ〜５ｋの
入力クロックφａ〜φｋの出力のために、周辺回路５ａ
〜５ｋごとにマイクロコンピュータの外部端子を一端子
ずつ割り当てることは不可能であった。
ュータは以上のようにＣＰＵ動作クロックφＣＰＵのみ
を外部に出力するように構成されているので、以下の３
つの問題点があった。まず第一に、マイクロコンピュー
タ１内のＣＰＵ２の動作クロックをマイクロコンピュー
タ１外部に出力させて観察することはできても、マイク
ロコンピュータ１内に複数存在する周辺回路５ａ〜５ｋ
は、通常ＣＰＵ２と非同期の動作を実施、すなわち周辺
回路５ａ〜５ｋの入力クロックφａ〜φｋがＣＰＵ２の
動作クロックφＣＰＵと異なったものであるため、ＣＰ
Ｕ２の動作クロックφＣＰＵを外部に出力させて観察す
ることはできても周辺回路５ａ〜５ｋの動作状態を観察
することができない点である。第二にマイクロコンピュ
ータ１の良品テストを実行する場合に、それぞれの周辺
回路５ａ〜５ｋのテストにおいて周辺回路５ａ〜５ｋの
入力クロックφａ〜φｋをマイクロコンピュータ１外部
に出力させて、同一機種の別のモニター用マイクロコン
ピュータを駆動して、その動作状態をモニターしてテス
トに使用したいというユーザからの要望が有ったが、そ
れに容易に答えることができなかった。なお、端子４か
らφａ〜φｋを取り出すことが考えられるが端子４はφ
ＣＰＵを出力するためのもので、このφＣＰＵを分周し
てφａ〜φｋを得るとすれば、複数の分周回路を必要と
して回路構成が複雑となる。しかも、周辺回路５ａ〜５
ｋの入力クロックφａ〜φｋをマイクロコンピュータ１
外部に出力し、マイクロコンピュータ１外部に設けられ
た回路において、ＣＰＵ２の動作クロックφＣＰＵの分
周クロックφａ〜φｋを利用したいというユーザからの
要望が有ったが、それに答えることができなかった。第
三に周辺回路の数はマイコンにより多種有り特定はでき
ないが、マイクロコンピュータ１の外部端子の数は、マ
イクロコンピュータ１のパッケージの形状やその大きさ
によって制限されるため、各々の周辺回路５ａ〜５ｋの
入力クロックφａ〜φｋの出力のために、周辺回路５ａ
〜５ｋごとにマイクロコンピュータの外部端子を一端子
ずつ割り当てることは不可能であった。
【０００５】この発明は上記の様な問題点を解消するた
めになされたもので、入力クロックφａ〜φｋの出力の
ために必要なマイクロコンピュータ１の外部端子数を増
やさずに、マイクロコンピュータ１内の複数の周辺回路
５ａ〜５ｋの、通常それぞれ異なる入力クロックφａ〜
φｋを外部に出力させることを目的とする。
めになされたもので、入力クロックφａ〜φｋの出力の
ために必要なマイクロコンピュータ１の外部端子数を増
やさずに、マイクロコンピュータ１内の複数の周辺回路
５ａ〜５ｋの、通常それぞれ異なる入力クロックφａ〜
φｋを外部に出力させることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係るマイクロコ
ンピュータは、各周辺回路５ａ〜５ｋの入力端子に供給
されるそれぞれの入力クロックφａ〜φｋを選択して外
部へ出力するためのクロック切り替えスイッチ回路と、
このクロック切り替えスイッチ回路を制御するクロック
切り替え制御回路とを設けた。
ンピュータは、各周辺回路５ａ〜５ｋの入力端子に供給
されるそれぞれの入力クロックφａ〜φｋを選択して外
部へ出力するためのクロック切り替えスイッチ回路と、
このクロック切り替えスイッチ回路を制御するクロック
切り替え制御回路とを設けた。
【０００７】第２の発明に係るマイクロコンピュータ
は、各周辺回路５ａ〜５ｋへの入力クロックだけでな
く、ＣＰＵへの入力クロックも選択して出力するように
構成した。
は、各周辺回路５ａ〜５ｋへの入力クロックだけでな
く、ＣＰＵへの入力クロックも選択して出力するように
構成した。
【０００８】
【作用】第１の発明に係るマイクロコンピュータでは、
クロック切り替えスイッチ回路は、クロック切り替え制
御回路からのクロック切り替え制御信号にもとづいて入
力クロックφａ〜φｋのうち１つを選択してマイクロコ
ンピュータの１つの外部端子に接続し、マイクロコンピ
ュータ外部に出力させる。
クロック切り替えスイッチ回路は、クロック切り替え制
御回路からのクロック切り替え制御信号にもとづいて入
力クロックφａ〜φｋのうち１つを選択してマイクロコ
ンピュータの１つの外部端子に接続し、マイクロコンピ
ュータ外部に出力させる。
【０００９】第２の発明に係るマイクロコンピュータで
は、クロック切り替えスイッチ回路が周辺回路５ａ〜５
ｋの入力クロックφａ〜φｋ及びＣＰＵの入力クロック
φＣＰＵの１つを選択し、この選択された入力クロック
をマイクロコンピュータの外部に出力させる。
は、クロック切り替えスイッチ回路が周辺回路５ａ〜５
ｋの入力クロックφａ〜φｋ及びＣＰＵの入力クロック
φＣＰＵの１つを選択し、この選択された入力クロック
をマイクロコンピュータの外部に出力させる。
【００１０】
実施例１．この発明に係るマイクロコンピュータの一実
施例を図１に示す。図中、従来装置を示した図９と同じ
ものは同一の符号を付して説明を省略する。図におい
て、７はクロック切り替えスイッチ回路であり、複数の
周辺回路５ａ〜５ｋの入力クロックφａ〜φｋを入力と
してその中から１つを選択し、マイクロコンピュータ１
の外部端子８に接続してマイクロコンピュータ外部に出
力させる。この外部端子８はマイクロコンピュータ１外
部との信号の入出力を行うために、マイクロコンピュー
タ１のパッケージ外縁に複数本存在する金属性の端子の
うちの１つであり、外部端子４と同じ種類のものであ
る。また、９はクロック切り替え制御回路で、クロック
切り替えスイッチ回路７を制御する働きをもち、クロッ
ク切り替え制御回路９から出力されたクロック切り替え
制御信号１０により、クロック切り替えスイッチ回路７
を制御する。クロック切り替えスイッチ回路７は複数の
周辺回路５ａ〜５ｋの入力クロックφａ〜φｋのうちの
１つを選択し、選択したクロックを外部端子８に出力す
る。
施例を図１に示す。図中、従来装置を示した図９と同じ
ものは同一の符号を付して説明を省略する。図におい
て、７はクロック切り替えスイッチ回路であり、複数の
周辺回路５ａ〜５ｋの入力クロックφａ〜φｋを入力と
してその中から１つを選択し、マイクロコンピュータ１
の外部端子８に接続してマイクロコンピュータ外部に出
力させる。この外部端子８はマイクロコンピュータ１外
部との信号の入出力を行うために、マイクロコンピュー
タ１のパッケージ外縁に複数本存在する金属性の端子の
うちの１つであり、外部端子４と同じ種類のものであ
る。また、９はクロック切り替え制御回路で、クロック
切り替えスイッチ回路７を制御する働きをもち、クロッ
ク切り替え制御回路９から出力されたクロック切り替え
制御信号１０により、クロック切り替えスイッチ回路７
を制御する。クロック切り替えスイッチ回路７は複数の
周辺回路５ａ〜５ｋの入力クロックφａ〜φｋのうちの
１つを選択し、選択したクロックを外部端子８に出力す
る。
【００１１】図２は図１で示すマイクロコンピュータ１
の具体例を示した図である。図１に示されたマイクロコ
ンピュータ１の動作を図２を用いて説明する。周辺回路
５ａ〜５ｋとして例えばタイマを想定した場合、例えば
タイマ５ａは、マイクロコンピュータ１内部の発振素子
３０の出力を分周回路３１で分周して得られる内部クロ
ックで動作する内部クロック動作モードのものと、既存
の端子２２又は別途設けた端子を介して外部から供給さ
れるクロックを分周回路２３で分周することにより得ら
れる外部クロックで動作する外部クロック動作モードの
ものがある。従って、このタイマ５ａ〜５ｋが内部クロ
ック動作モードで動作するものか外部クロック動作モー
ドで動作するものかは、選択スイッチ２４により制御さ
れ、そのいずれかを選択してタイマ５ａ〜５ｋのクロッ
ク入力端子５１に内部クロック又は外部クロックを入力
している。なお、ＣＰＵ２はＣＰＵ２より入力されたビ
ット情報を格納したレジスタ２５からのビット情報にも
とづいて選択スイッチ２４を制御する。なお、選択スイ
ッチ２４は通常のセレクタが用いられる。ビット情報が
「１」の時は分周回路３１が、「０」の時は分周回路２
３が選択される。この場合、タイマ５ａ〜５ｋのクロッ
ク入力端子とクロック切り替えスイッチ回路７のそれぞ
れの入力端子７ａ〜７ｋとが互に接続されており、タイ
マ５ａのクロック入力端子５１に内部クロックと外部ク
ロックとのいずれかが入力クロックφａとして供給され
ると、クロック入力端子５１の入力クロックφａはクロ
ック切り替えスイッチ回路７の入力端子７ａに供給され
る。同様に、他の周辺回路５ｂ〜５ｋのクロック入力端
子５１から他のクロックφｂ〜φｋを取出してそれぞれ
クロック切り替えスイッチ回路７の入力端子７ｂ〜７ｋ
に供給する。なお、分周比の異なるクロックφｂ〜φｋ
は基本となる入力クロックφａをそれぞれ分周器５ｎ〜
５ｍで分周することにより得られ、特別な分周器への制
御信号は全く不要である。図１の構成によれば、クロッ
ク切り替え制御回路９からのクロック切り替え制御信号
１０により、クロック切り替えスイッチ回路７をつぎの
ように切り替えて、所望の周辺回路５ａ〜５ｋへの入力
クロックφａ〜φｋを取り出すことができる。すなわ
ち、例えばタイマ５ａに関連して動作するＬＥＤの表示
がおかしく、タイマ５ａの動きに支障が認められるとき
に、クロック切り替えスイッチ回路７で入力クロックφ
ａを選択して外部端子８より取り出し、タイマ５ａへの
入力クロックφａが適切であるか否かをこの入力クロッ
クφａをチェックする。このチェックとしては、外部端
子８に計測器を接続しておき、この計測器で入力クロッ
クφａの波高値，パルス幅，立上り，立下り速度等を観
測することによりなされる。周辺回路５としては、例え
ばタイマ，Ａ／Ｄ変換器，シリアルＩ／Ｏ等種類の異な
るものが考えられるが、最近のマイクロコンピュータで
はタイマ５個、シリアルＩ／Ｏを２個と、同一種類の周
辺回路を複数有するタイプのものがあるので、この周辺
回路としては、例えば全部が複数本のタイマであっても
よい。本願では、タイマ５ａへの入力クロックを見てタ
イマの動作の支障を見つけるというものではなく、タイ
マの動作状態の目安を得るものである。
の具体例を示した図である。図１に示されたマイクロコ
ンピュータ１の動作を図２を用いて説明する。周辺回路
５ａ〜５ｋとして例えばタイマを想定した場合、例えば
タイマ５ａは、マイクロコンピュータ１内部の発振素子
３０の出力を分周回路３１で分周して得られる内部クロ
ックで動作する内部クロック動作モードのものと、既存
の端子２２又は別途設けた端子を介して外部から供給さ
れるクロックを分周回路２３で分周することにより得ら
れる外部クロックで動作する外部クロック動作モードの
ものがある。従って、このタイマ５ａ〜５ｋが内部クロ
ック動作モードで動作するものか外部クロック動作モー
ドで動作するものかは、選択スイッチ２４により制御さ
れ、そのいずれかを選択してタイマ５ａ〜５ｋのクロッ
ク入力端子５１に内部クロック又は外部クロックを入力
している。なお、ＣＰＵ２はＣＰＵ２より入力されたビ
ット情報を格納したレジスタ２５からのビット情報にも
とづいて選択スイッチ２４を制御する。なお、選択スイ
ッチ２４は通常のセレクタが用いられる。ビット情報が
「１」の時は分周回路３１が、「０」の時は分周回路２
３が選択される。この場合、タイマ５ａ〜５ｋのクロッ
ク入力端子とクロック切り替えスイッチ回路７のそれぞ
れの入力端子７ａ〜７ｋとが互に接続されており、タイ
マ５ａのクロック入力端子５１に内部クロックと外部ク
ロックとのいずれかが入力クロックφａとして供給され
ると、クロック入力端子５１の入力クロックφａはクロ
ック切り替えスイッチ回路７の入力端子７ａに供給され
る。同様に、他の周辺回路５ｂ〜５ｋのクロック入力端
子５１から他のクロックφｂ〜φｋを取出してそれぞれ
クロック切り替えスイッチ回路７の入力端子７ｂ〜７ｋ
に供給する。なお、分周比の異なるクロックφｂ〜φｋ
は基本となる入力クロックφａをそれぞれ分周器５ｎ〜
５ｍで分周することにより得られ、特別な分周器への制
御信号は全く不要である。図１の構成によれば、クロッ
ク切り替え制御回路９からのクロック切り替え制御信号
１０により、クロック切り替えスイッチ回路７をつぎの
ように切り替えて、所望の周辺回路５ａ〜５ｋへの入力
クロックφａ〜φｋを取り出すことができる。すなわ
ち、例えばタイマ５ａに関連して動作するＬＥＤの表示
がおかしく、タイマ５ａの動きに支障が認められるとき
に、クロック切り替えスイッチ回路７で入力クロックφ
ａを選択して外部端子８より取り出し、タイマ５ａへの
入力クロックφａが適切であるか否かをこの入力クロッ
クφａをチェックする。このチェックとしては、外部端
子８に計測器を接続しておき、この計測器で入力クロッ
クφａの波高値，パルス幅，立上り，立下り速度等を観
測することによりなされる。周辺回路５としては、例え
ばタイマ，Ａ／Ｄ変換器，シリアルＩ／Ｏ等種類の異な
るものが考えられるが、最近のマイクロコンピュータで
はタイマ５個、シリアルＩ／Ｏを２個と、同一種類の周
辺回路を複数有するタイプのものがあるので、この周辺
回路としては、例えば全部が複数本のタイマであっても
よい。本願では、タイマ５ａへの入力クロックを見てタ
イマの動作の支障を見つけるというものではなく、タイ
マの動作状態の目安を得るものである。
【００１２】上記実施例１に係るマイクロコンピュータ
の具体例を図３に示す。図中、図１と同じものは同一の
符号を付して説明を省略する。図３はクロック切り替え
スイッチ回路７として、マルチプレクサ１１を用いた場
合の実施例を示すものである。この場合、マルチプレク
サ１１の入力ピン１１ａ〜１１ｋに複数の周辺回路５ａ
〜５ｋの入力クロックφａ〜φｋを入力すると共に、こ
れらのうちの１つを選択して出力とするためのクロック
切り替え制御信号１０として、クロック切り替え制御回
路９からマルチプレクサ１１の入力ピン番号指定のため
の信号を発生させる。例として、周辺回路５ａ〜５ｋと
して８つ存在する場合、周辺回路５ａの入力クロックφ
ａをマルチプレクサ１１の入力ピン１１ａに、周辺回路
５ｂの入力クロックφｂをマルチプレクサ１１の入力ピ
ン１１ｂのように順番にマルチプレクサ１１の入力ピン
に入力する。そしてクロック切り替え制御信号１０とし
てマルチプレクサ１１の入力ピン番号をすべて表すこと
のできる３本の信号線（０００，００１，０１０，・・
・，１１１の８つの入力状態を実現できる。）をクロッ
ク切り替え制御回路９からマルチプレクサ１１に入力さ
せる。なお、クロック切り替え制御回路９の制御信号の
入力については後述している。そして、例えば周辺回路
５ｂの入力クロックφｂを選択する場合には００１の信
号をクロック切り替え制御回路９からマルチプレクサ１
１に入力させる。このようにすることで８つの周辺回路
５ａ〜５ｋの入力クロックφａ〜φｋを全て選択でき
る。
の具体例を図３に示す。図中、図１と同じものは同一の
符号を付して説明を省略する。図３はクロック切り替え
スイッチ回路７として、マルチプレクサ１１を用いた場
合の実施例を示すものである。この場合、マルチプレク
サ１１の入力ピン１１ａ〜１１ｋに複数の周辺回路５ａ
〜５ｋの入力クロックφａ〜φｋを入力すると共に、こ
れらのうちの１つを選択して出力とするためのクロック
切り替え制御信号１０として、クロック切り替え制御回
路９からマルチプレクサ１１の入力ピン番号指定のため
の信号を発生させる。例として、周辺回路５ａ〜５ｋと
して８つ存在する場合、周辺回路５ａの入力クロックφ
ａをマルチプレクサ１１の入力ピン１１ａに、周辺回路
５ｂの入力クロックφｂをマルチプレクサ１１の入力ピ
ン１１ｂのように順番にマルチプレクサ１１の入力ピン
に入力する。そしてクロック切り替え制御信号１０とし
てマルチプレクサ１１の入力ピン番号をすべて表すこと
のできる３本の信号線（０００，００１，０１０，・・
・，１１１の８つの入力状態を実現できる。）をクロッ
ク切り替え制御回路９からマルチプレクサ１１に入力さ
せる。なお、クロック切り替え制御回路９の制御信号の
入力については後述している。そして、例えば周辺回路
５ｂの入力クロックφｂを選択する場合には００１の信
号をクロック切り替え制御回路９からマルチプレクサ１
１に入力させる。このようにすることで８つの周辺回路
５ａ〜５ｋの入力クロックφａ〜φｋを全て選択でき
る。
【００１３】上記実施例１に係るマイクロコンピュータ
のさらに他の具体例を図４に示す。図中、図１と同じも
のは同一の符号を付して説明を省略する。図４はクロッ
ク切り替え制御回路９内にレジスタ１２を備えた場合の
実施態様を示すものである。このレジスタ１２はマイク
ロコンピュータ１で実行されるプログラムによってデー
タが設定され、このデータに基づいてクロック切り替え
制御回路９がクロック切り替え制御信号１０を発生する
ことで、マイクロコンピュータ１外部に出力させる周辺
回路５ａ〜５ｋの入力クロックφａ〜φｋを選択する。
すなわち、図５に示すように、各周辺回路５ａ〜５ｋに
対応して設けた各ビット１２ａ〜１２ｋに“０”，
“１”を設定し、“１”が入力クロックの選択、“０”
が入力クロックの非選択であるとして割付けるように
し、上記ビットのデータに応じてクロック切り替えスイ
ッチ回路７が入力クロックφａ〜φｋのいずれかを選択
する。例えば、入力クロックφａに対応するビット１２
ａのデータを“１”と設定すれば、入力クロックφａが
選択されて外部に取出される。ＣＰＵ２としてはレジス
タ１２の各ビットのデータを設定するだけでよく、設定
後クロック切り替えスイッチ回路７を制御するプログラ
ムルーチンを実行する必要はなく、他の処理を実行でき
ＣＰＵ２の処理負担を軽減できる。
のさらに他の具体例を図４に示す。図中、図１と同じも
のは同一の符号を付して説明を省略する。図４はクロッ
ク切り替え制御回路９内にレジスタ１２を備えた場合の
実施態様を示すものである。このレジスタ１２はマイク
ロコンピュータ１で実行されるプログラムによってデー
タが設定され、このデータに基づいてクロック切り替え
制御回路９がクロック切り替え制御信号１０を発生する
ことで、マイクロコンピュータ１外部に出力させる周辺
回路５ａ〜５ｋの入力クロックφａ〜φｋを選択する。
すなわち、図５に示すように、各周辺回路５ａ〜５ｋに
対応して設けた各ビット１２ａ〜１２ｋに“０”，
“１”を設定し、“１”が入力クロックの選択、“０”
が入力クロックの非選択であるとして割付けるように
し、上記ビットのデータに応じてクロック切り替えスイ
ッチ回路７が入力クロックφａ〜φｋのいずれかを選択
する。例えば、入力クロックφａに対応するビット１２
ａのデータを“１”と設定すれば、入力クロックφａが
選択されて外部に取出される。ＣＰＵ２としてはレジス
タ１２の各ビットのデータを設定するだけでよく、設定
後クロック切り替えスイッチ回路７を制御するプログラ
ムルーチンを実行する必要はなく、他の処理を実行でき
ＣＰＵ２の処理負担を軽減できる。
【００１４】実施例２．上記実施例に係るマイクロコン
ピュータのさらに他の実施例を図６に示す。図中、図１
と同じものは同一の符号を付して説明を省略する。図６
はクロック切り替えスイッチ制御回路９で発生するクロ
ック切り替え制御信号１０のもととなる信号をマイクロ
コンピュータ１外部から入力するためにマイクロコンピ
ュータ１の外部端子１３を用いた場合の実施例を示すも
のである。すなわち、外部から入力される信号のデータ
Ｄは図７に示すように各入力クロックφａ〜φｋに対応
して順序が割付けられた“０”，“１”のビットデータ
より成り、このビットデータに従って入力クロックφａ
〜φｋのいずれかを選択する。なお、この場合も、
“１”を入力クロックの選択、“０”を入力クロックの
非選択として用いれば、図７のデータＤによれば入力ク
ロックφａを選択して取出せる。これによれば外部から
のコントロールが可能となるので、使い勝手の良いマイ
クロコンピュータとなる。この場合、図４に示した実施
例のようにマイクロコンピュータ１で実行されるプログ
ラムを介さずに直接外部から周辺回路５の動作クロック
６の出力選択を実施することになる。
ピュータのさらに他の実施例を図６に示す。図中、図１
と同じものは同一の符号を付して説明を省略する。図６
はクロック切り替えスイッチ制御回路９で発生するクロ
ック切り替え制御信号１０のもととなる信号をマイクロ
コンピュータ１外部から入力するためにマイクロコンピ
ュータ１の外部端子１３を用いた場合の実施例を示すも
のである。すなわち、外部から入力される信号のデータ
Ｄは図７に示すように各入力クロックφａ〜φｋに対応
して順序が割付けられた“０”，“１”のビットデータ
より成り、このビットデータに従って入力クロックφａ
〜φｋのいずれかを選択する。なお、この場合も、
“１”を入力クロックの選択、“０”を入力クロックの
非選択として用いれば、図７のデータＤによれば入力ク
ロックφａを選択して取出せる。これによれば外部から
のコントロールが可能となるので、使い勝手の良いマイ
クロコンピュータとなる。この場合、図４に示した実施
例のようにマイクロコンピュータ１で実行されるプログ
ラムを介さずに直接外部から周辺回路５の動作クロック
６の出力選択を実施することになる。
【００１５】なお、上記各実施例においてはＣＰＵ２の
動作クロックφＣＰＵをマイクロコンピュータ１外部に
出力させる外部端子４と、クロック切り替えスイッチ回
路７で選択された周辺回路５の動作クロック６をマイク
ロコンピュータ１外部に出力させる外部端子８を異なる
外部端子としているが、この２つの外部端子を共通化し
てマイクロコンピュータ１の信号ピンの使用をさらに効
率化させるために、図８に示すようにクロック切り替え
スイッチ回路７の入力にＣＰＵ２の動作クロックφＣＰ
Ｕを含めてもよい。
動作クロックφＣＰＵをマイクロコンピュータ１外部に
出力させる外部端子４と、クロック切り替えスイッチ回
路７で選択された周辺回路５の動作クロック６をマイク
ロコンピュータ１外部に出力させる外部端子８を異なる
外部端子としているが、この２つの外部端子を共通化し
てマイクロコンピュータ１の信号ピンの使用をさらに効
率化させるために、図８に示すようにクロック切り替え
スイッチ回路７の入力にＣＰＵ２の動作クロックφＣＰ
Ｕを含めてもよい。
【００１６】
【発明の効果】この発明によれば、各周辺回路の入力端
子に供給されるそれぞれの入力クロックを選択して外部
へ出力するためのクロック切り替えスイッチ回路と、こ
のクロック切り替えスイッチ回路を制御するクロック切
り替え制御回路とを設けたので、複数の周辺回路のそれ
ぞれ異なる入力クロックを選択してマイクロコンピュー
タの外部端子から出力させるため、出力に必要なマイク
ロコンピュータの外部端子数を周辺回路毎に端子を設け
るのに比較して増やすことなく、動作状態を外部から確
認したい周辺回路の入力クロックを選択してマイクロコ
ンピュータ外部に出力させることができる。マイクロコ
ンピュータ外部の回路の動作クロックとして利用したり
することも可能である。
子に供給されるそれぞれの入力クロックを選択して外部
へ出力するためのクロック切り替えスイッチ回路と、こ
のクロック切り替えスイッチ回路を制御するクロック切
り替え制御回路とを設けたので、複数の周辺回路のそれ
ぞれ異なる入力クロックを選択してマイクロコンピュー
タの外部端子から出力させるため、出力に必要なマイク
ロコンピュータの外部端子数を周辺回路毎に端子を設け
るのに比較して増やすことなく、動作状態を外部から確
認したい周辺回路の入力クロックを選択してマイクロコ
ンピュータ外部に出力させることができる。マイクロコ
ンピュータ外部の回路の動作クロックとして利用したり
することも可能である。
【００１７】請求項２の第２の発明によれば、クロック
切り替えスイッチ回路がＣＰＵへの入力クロックと周辺
回路への入力クロックのいずれかを選択して出力したの
で、出力端子を共通化でき、周辺回路毎に端子を設定す
るのと比較してより単子数の増加を押えることができ
る。
切り替えスイッチ回路がＣＰＵへの入力クロックと周辺
回路への入力クロックのいずれかを選択して出力したの
で、出力端子を共通化でき、周辺回路毎に端子を設定す
るのと比較してより単子数の増加を押えることができ
る。
【図１】本発明に係るマイクロコンピュータの第１の実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】本発明に係るマイクロコンピュータの周辺回路
をタイマと想定した場合の第１の実施例を示すブロック
図である。
をタイマと想定した場合の第１の実施例を示すブロック
図である。
【図３】本発明に係るクロック切り替えスイッチをマル
チプレクサで構成した場合の具体例を示すブロック図で
ある。
チプレクサで構成した場合の具体例を示すブロック図で
ある。
【図４】本発明に係るマイクロコンピュータの具体例を
示すブロック図である。
示すブロック図である。
【図５】本発明に係るマイクロコンピュータのレジスタ
におけるビットデータの一例を示す状態図である。
におけるビットデータの一例を示す状態図である。
【図６】本発明に係るマイクロコンピュータの第１，第
２実施例を示すブロック図である。
２実施例を示すブロック図である。
【図７】本発明に係るマイクロコンピュータの外部から
入力されるデータの具体例を示す図である。
入力されるデータの具体例を示す図である。
【図８】本発明に係るマイクロコンピュータの一変形例
を示すブロック図である。
を示すブロック図である。
【図９】従来のマイクロコンピュータの一例を示すブロ
ック図である。
ック図である。
１ マイクロコンピュータ ２ ＣＰＵ φＣＰＵ ＣＰＵ動作クロック ５ａ，５ｂ，〜５ｋ 周辺回路 φａ，φｂ，〜φｋ 入力クロック ５１ 周辺回路のクロック入力端子 ７ クロック切り替えスイッチ回路 ９ クロック切り替え制御回路 １１ マルチプレクサ １２ レジスタ
【手続補正書】
【提出日】平成４年１２月２５日
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
Claims (2)
- 【請求項１】 入力クロック信号にもとづき作動する複
数の周辺回路と、上記複数の入力クロック信号の内、１
つのクロック信号を選択し、外部に出力させるクロック
切り替えスイッチ回路と、上記クロック切り替えスイッ
チ回路の切り替えを制御する制御信号を生成し、クロッ
ク切り替えスイッチ回路より１つのクロック信号を出力
させるクロック切り替え制御回路とを設けたことを特徴
とするマイクロコンピュータ。 - 【請求項２】 クロック切り替えスイッチ回路がＣＰＵ
への入力クロックと周辺回路の入力クロックとを受け
て、選択的にいずれかの入力クロックを出力することを
特徴とする請求項第１項記載のマイクロコンピュータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279531A JPH06111035A (ja) | 1992-09-24 | 1992-09-24 | マイクロコンピュータ |
| DE4312338A DE4312338C2 (de) | 1992-09-24 | 1993-04-15 | Mikrocomputer |
| KR1019930018148A KR940007650A (ko) | 1992-09-24 | 1993-09-09 | 마이크로 컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4279531A JPH06111035A (ja) | 1992-09-24 | 1992-09-24 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06111035A true JPH06111035A (ja) | 1994-04-22 |
Family
ID=17612311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4279531A Pending JPH06111035A (ja) | 1992-09-24 | 1992-09-24 | マイクロコンピュータ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH06111035A (ja) |
| KR (1) | KR940007650A (ja) |
| DE (1) | DE4312338C2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11231967A (ja) | 1998-02-17 | 1999-08-27 | Nec Corp | クロック出力回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230162A (ja) * | 1988-03-10 | 1989-09-13 | Nec Corp | マイクロコンピュータ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4853653A (en) * | 1988-04-25 | 1989-08-01 | Rockwell International Corporation | Multiple input clock selector |
-
1992
- 1992-09-24 JP JP4279531A patent/JPH06111035A/ja active Pending
-
1993
- 1993-04-15 DE DE4312338A patent/DE4312338C2/de not_active Expired - Fee Related
- 1993-09-09 KR KR1019930018148A patent/KR940007650A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230162A (ja) * | 1988-03-10 | 1989-09-13 | Nec Corp | マイクロコンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007650A (ko) | 1994-04-27 |
| DE4312338C2 (de) | 1997-10-30 |
| DE4312338A1 (de) | 1994-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06111035A (ja) | マイクロコンピュータ | |
| JPS61255433A (ja) | 演算装置 | |
| JPH0192673A (ja) | カウンタ・テスト装置 | |
| JPS63120309A (ja) | モニタリング装置 | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| JPH05101228A (ja) | アナログ入力カードシステム | |
| JP2508427B2 (ja) | Ｉｃ回路 | |
| JPS6077518A (ja) | 集積回路 | |
| JPH04109183A (ja) | 遅延試験方式 | |
| JP2002184865A (ja) | 半導体装置及びそれを用いた電子機器 | |
| JPS6173198A (ja) | 電子楽器 | |
| JPH095112A (ja) | アブソリュートエンコーダ | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| JPH0572615B2 (ja) | ||
| JPH0422220A (ja) | タイマー回路 | |
| JPH01303935A (ja) | 直列／並列変換回路 | |
| JPH0836896A (ja) | 入出力回路 | |
| JPH07182305A (ja) | マイクロプロセッサ | |
| JPH11260225A (ja) | 入力切換装置 | |
| JPH02206774A (ja) | 半導体集積回路のテスト回路 | |
| JPH08334392A (ja) | 多チャンネル測定装置 | |
| JPH06147932A (ja) | 測定装置における測定モードの設定方法 | |
| JPS63198884A (ja) | テスト補助回路 | |
| JPH0339672A (ja) | 半導体集積回路 | |
| JPH0339673A (ja) | 半導体集積回路装置 |