JPH01230162A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01230162A JPH01230162A JP63057489A JP5748988A JPH01230162A JP H01230162 A JPH01230162 A JP H01230162A JP 63057489 A JP63057489 A JP 63057489A JP 5748988 A JP5748988 A JP 5748988A JP H01230162 A JPH01230162 A JP H01230162A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- timing signal
- terminal
- externally
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムやデータを記憶するメモリを内蔵し
、かつ外部にメモリを拡張する機能を有するシングルチ
ップマイクロコンピュータに関する。
、かつ外部にメモリを拡張する機能を有するシングルチ
ップマイクロコンピュータに関する。
従来、時分割アドレス／データバス端子とアドレスを外
部でラッチするアドレスラッチストローブを出力する端
子（以下タイミング信号出力端子と記す）を有し、外部
に選択的にメモリを拡張する機能を備えたシングルチッ
プ・マイクロコンピュータがある。
部でラッチするアドレスラッチストローブを出力する端
子（以下タイミング信号出力端子と記す）を有し、外部
に選択的にメモリを拡張する機能を備えたシングルチッ
プ・マイクロコンピュータがある。
このようなものでは、外部にメモリを拡張せず、メモリ
は内蔵ＲＯＭ及び内蔵ＲＡＭのみを用いるモード（以下
シングルチップ・モードといつ）ト、外部にメモリを拡
張するモード（以下外部拡張モードという）とを選択的
に実行することができる。
は内蔵ＲＯＭ及び内蔵ＲＡＭのみを用いるモード（以下
シングルチップ・モードといつ）ト、外部にメモリを拡
張するモード（以下外部拡張モードという）とを選択的
に実行することができる。
外部拡張モード時は、第２図に示すように時分割アドレ
ス／テータバス端子４から出力するアドレスを外部でラ
ッチする必要があるため、タイミング信号出力端子５か
らアドレスラッチストローフ信号６を出力する。そのタ
イミングチャートを第３図に示す。
ス／テータバス端子４から出力するアドレスを外部でラ
ッチする必要があるため、タイミング信号出力端子５か
らアドレスラッチストローフ信号６を出力する。そのタ
イミングチャートを第３図に示す。
しかし、シングルチップモードでは外部にアドレスを出
力する必要がないため、タイミング信号出力端子５ばず
っと非アクテイブレベルを保持し続けてし、・る。
力する必要がないため、タイミング信号出力端子５ばず
っと非アクテイブレベルを保持し続けてし、・る。
上述した従来のシングルチップマイクロコンピュータは
、シングルチップモードで動作する場合にはタイミング
信号出力端子は非アクティブ・レベルに固定されている
ため、有効な端子として機能しないという欠点を有して
いる。さらに端子が有効に機能しないばかりでなく、外
部に接続した周辺機器を動作させる手段としてこのアド
レスラッチストローブ信号をクロックとして活用すると
いう応用が不可能となってしまうという欠点もある。
、シングルチップモードで動作する場合にはタイミング
信号出力端子は非アクティブ・レベルに固定されている
ため、有効な端子として機能しないという欠点を有して
いる。さらに端子が有効に機能しないばかりでなく、外
部に接続した周辺機器を動作させる手段としてこのアド
レスラッチストローブ信号をクロックとして活用すると
いう応用が不可能となってしまうという欠点もある。
本発明によるシングルチップマイクロコンピュータは、
プログラム及びデータを記憶するメモリと、外部にメモ
リを拡張するための時分割アドレス／データバス端子と
所定のタイミング信号を出力するタイミング信号出力端
子と、このタイミング信号出力端子に出力する信号を選
択するためのセレクタを備えている。
プログラム及びデータを記憶するメモリと、外部にメモ
リを拡張するための時分割アドレス／データバス端子と
所定のタイミング信号を出力するタイミング信号出力端
子と、このタイミング信号出力端子に出力する信号を選
択するためのセレクタを備えている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
シングルチップ・マイクロコンピュータ１はプログラム
及びデータを記憶するメモリ２とメモリ２かまたは外部
のメモリ９から命令を読み出して実行する中央処理装置
３と外部にメモリ９を拡張する際の時分割アドレス／デ
ータバス端子４とタイミング信号出力端子５とタイミン
グ信号出力端子５から出力する信号を選択するセレクタ
１２から構成する。
及びデータを記憶するメモリ２とメモリ２かまたは外部
のメモリ９から命令を読み出して実行する中央処理装置
３と外部にメモリ９を拡張する際の時分割アドレス／デ
ータバス端子４とタイミング信号出力端子５とタイミン
グ信号出力端子５から出力する信号を選択するセレクタ
１２から構成する。
セレクタ１２はアドレスラッチストローブ信号６と、中
央処理装置３で生成される複数のクロック信号φ１．φ
２．・・・、φ。を入力とし、中央処理装置の指定によ
りこれらのタイミング信号の中から１つの信号を選択し
てタイミング信号出力端子５より出力する。
央処理装置３で生成される複数のクロック信号φ１．φ
２．・・・、φ。を入力とし、中央処理装置の指定によ
りこれらのタイミング信号の中から１つの信号を選択し
てタイミング信号出力端子５より出力する。
では、次に動作について説明する。
まず、外部拡張モードでの動作時は外部でアドレスをラ
ッチする必要があるため、セレクタ１２はアドレスラッ
チストローブ信号６を選択してタイミンク信号出力端子
５より出力する。
ッチする必要があるため、セレクタ１２はアドレスラッ
チストローブ信号６を選択してタイミンク信号出力端子
５より出力する。
次にシングルチップモード時にはアドレスを外部でラッ
チする必要がないため、セレクタ１２ではアドレスラッ
チストローブ信号６か、または複数のクロック信号φｎ
（ｎ＝１ 、２・・・ｉ）の中から任意の信号を選択
し、タイミング信号出力端子５から出力する。
チする必要がないため、セレクタ１２ではアドレスラッ
チストローブ信号６か、または複数のクロック信号φｎ
（ｎ＝１ 、２・・・ｉ）の中から任意の信号を選択
し、タイミング信号出力端子５から出力する。
したがって、このセレクタでアドレスラッチストローブ
信号６を選択した場合には外部拡張モード時と全く同一
のタイミングで外部の周辺機器を動作させることができ
、またクロック信号φ、を選択した場合にはアドレスラ
ッチストローブＦ 号のように固定された周期ではない
任意の周波数で周辺機器を制御することができる。
信号６を選択した場合には外部拡張モード時と全く同一
のタイミングで外部の周辺機器を動作させることができ
、またクロック信号φ、を選択した場合にはアドレスラ
ッチストローブＦ 号のように固定された周期ではない
任意の周波数で周辺機器を制御することができる。
以上説明したように本発明は、外部にメモリを拡張しな
い場合においては無効となる端子からメモリを拡張した
場合と全く同じタイミング信号または任意のタイミング
信号を出力することにより、端子を有効に活用しかつ外
部の周辺機器のフレキシブルな制御を実現できる。
い場合においては無効となる端子からメモリを拡張した
場合と全く同じタイミング信号または任意のタイミング
信号を出力することにより、端子を有効に活用しかつ外
部の周辺機器のフレキシブルな制御を実現できる。
この機能を実現するために必要なハードウェアな極めて
わずかなものであり、生産上のコストは全く問題になら
ない程度である。
わずかなものであり、生産上のコストは全く問題になら
ない程度である。
したがって、本発明による応用上のメリットは非常に大
きいと言える。
きいと言える。
第１図は本発明の一実施例を示すシングルチップマイク
ロコンピュータを用いた応用システムのブロック図、第
２図は従来のシソグルチップマイクロコンピユータを用
いた応用システムのブロック図、第３図は外部拡張モー
ドにおけるシングルチップマイクロコンピュータの動作
タイミングチャートである。 １・・・・・・シングルチップマイクロコンピュータ、
２・・・・・・メモリ、３・・・・・・中央処理装置、
４・・・・・・時分割アドレス／データバス端子、５・
・・・・・タイミング信号出力端子、６・・・・・・ア
ドレスラッチストローブ信号、７・・・・・・リード・
ストローブ信号、９・・・・・・外部メモリ、１０・・
・・・・ラッチ、１１・・・・・・周辺機器、１２・・
・・・・セレクタ。 代理人 弁理士 内 原 晋 シングル、；、、ノア°７Ｉ７（ｌｌＴ１＞ヒコーダ１
第 １ 則 第 ７ しｄ
ロコンピュータを用いた応用システムのブロック図、第
２図は従来のシソグルチップマイクロコンピユータを用
いた応用システムのブロック図、第３図は外部拡張モー
ドにおけるシングルチップマイクロコンピュータの動作
タイミングチャートである。 １・・・・・・シングルチップマイクロコンピュータ、
２・・・・・・メモリ、３・・・・・・中央処理装置、
４・・・・・・時分割アドレス／データバス端子、５・
・・・・・タイミング信号出力端子、６・・・・・・ア
ドレスラッチストローブ信号、７・・・・・・リード・
ストローブ信号、９・・・・・・外部メモリ、１０・・
・・・・ラッチ、１１・・・・・・周辺機器、１２・・
・・・・セレクタ。 代理人 弁理士 内 原 晋 シングル、；、、ノア°７Ｉ７（ｌｌＴ１＞ヒコーダ１
第 １ 則 第 ７ しｄ
Claims (1)
- プログラム及びデータを記憶する内部メモリと、時分割
アドレス／データバス端子とタイミング信号出力端子と
を有し、外部にメモリを拡張する動作と前記内部メモリ
のみを使用して外部にメモリを拡張しない動作とを選択
的に実行するマイクロコンピュータにおいて、外部にメ
モリを拡張する動作の際には前記タイミング信号出力端
子は前記アドレス／データバス端子に出力するアドレス
をラッチするための信号を出力し、外部にメモリを拡張
しない動作の際には前記タイミング信号出力端子は一定
周期のクロックを出力する端子として機能することを特
徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057489A JPH0719243B2 (ja) | 1988-03-10 | 1988-03-10 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057489A JPH0719243B2 (ja) | 1988-03-10 | 1988-03-10 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230162A true JPH01230162A (ja) | 1989-09-13 |
| JPH0719243B2 JPH0719243B2 (ja) | 1995-03-06 |
Family
ID=13057133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63057489A Expired - Lifetime JPH0719243B2 (ja) | 1988-03-10 | 1988-03-10 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719243B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06111035A (ja) * | 1992-09-24 | 1994-04-22 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6397342B1 (en) | 1998-02-17 | 2002-05-28 | Nec Corporation | Device with a clock output circuit |
-
1988
- 1988-03-10 JP JP63057489A patent/JPH0719243B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06111035A (ja) * | 1992-09-24 | 1994-04-22 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6397342B1 (en) | 1998-02-17 | 2002-05-28 | Nec Corporation | Device with a clock output circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0719243B2 (ja) | 1995-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0454909B2 (ja) | ||
| JPH01230162A (ja) | マイクロコンピュータ | |
| EP0212640B1 (en) | Data processor | |
| JP2009075875A (ja) | カウンタ回路、動的再構成回路およびループ処理制御方法 | |
| KR970076252A (ko) | 마이크로컴퓨터 | |
| JPS58175035A (ja) | タイミング発生回路 | |
| JPH04255028A (ja) | マイクロプロセッサ | |
| KR0153597B1 (ko) | 마이콤의 외부롬 접속장치 | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JPS613223A (ja) | デ−タ処理装置 | |
| JPS62231348A (ja) | Ｃｐｕ装置 | |
| JP3341164B2 (ja) | プログラマブルコントローラ | |
| JPH05210381A (ja) | 表示制御装置 | |
| JPH04262450A (ja) | プロセッサ | |
| JPH01149116A (ja) | マイクロコンピュータのリセット回路 | |
| JPH0447855B2 (ja) | ||
| JPS638846A (ja) | 画像メモリ制御装置 | |
| JPH0452713A (ja) | クロック制御装置 | |
| JPH04373043A (ja) | メモリ拡張装置 | |
| JPS6214245A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPH0358250A (ja) | 記憶装置 | |
| JPH01112434A (ja) | マイクロコンピュータ | |
| JPH05134867A (ja) | 制御記憶アクセスシステム | |
| JPS61126482A (ja) | デイジタルパタ−ンテスタ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 |