JPS638846A

JPS638846A - 画像メモリ制御装置

Info

Publication number: JPS638846A
Application number: JP15146886A
Authority: JP
Inventors: Akio Otani; 章夫大谷
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1986-06-30
Filing date: 1986-06-30
Publication date: 1988-01-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、画像メモリ制御装置に関するものである。

（従来の技術）従来、画像データを処理するシステムは、第４図のよう
に構成されている。第４図において、１はシステム全体
を制御する制御プロセッサを示す。制御プロセッサ１に
は、制御バス１００を介して、画像入力コントローラ２
、画像プロセッサ３、画像メモリ４、ディスプレイコン
トローラ５に接続されている。一方、画像入力コントロ
ーラ２、画像プロセッサ３、画像メモリ４、ディスプレ
イコントローラ５は画像バス１１０を介して相互に接続
されている。画像入力コントローラ２にはＩＴＶカメラ
７が接続されており、ＩＴＶカメラ７により得られた画
像信号は、画像入力コントローラ２に取込まれ、ディジ
タル化されて画像メモリ４へ１熾される。画像プロセッ
サ３は、画像メモリ４から画像信号を読出し、所定の処
理を行って、再び画像メモリ４へ格納する。ディスプレ
イコントローラ５には、ディスプレイ装置６が接続され
ており、ディスプレイコントローラ５は、画像メモリ４
から画像信号を読出し、アナログ化してディスプレイ装
置６へ送出する。

ところで、画像メモリ４にあっては、第５図に示される
ようなｎビットｘｎビット×ｍビットのメモリが１プレ
ーンとして扱われていた。即ち、画像入力コントローラ
２が、ＩＴＶカメラ７がら取込んだ画像信号をディジタ
ル化するときには、ｍビットの画像信号とし、画像メモ
リ４に格納する。

このように、従来の画像メモリ４の制御においては、１
プレーンがどうように大きい画像メモリにあっても、１
プレーンとしてアクセスすることができ得るだけであり
、処理する画像のサイズが小ざい場合でも、大きな１プ
レーンを用いなければならず、無駄が多く効率的でない
という欠点がおった。

（発明が解決しようとする問題点）上記のように、従来の画像メモリ制御装置によると、１
プレーンが大きい画像メモリにあっては、１プレーンと
してアクセスできるだけであり、画像サイズが小ざい場
合、無駄が多く効率的でないという欠点があった。本発
明はこのような従来の画像メモリ制御装置の欠点に鑑み
なされたもので、その目的は、１プレーンに比べて画像
サイズが小ざい場合に、１プレーンの画像メモリを無駄
なく、効率的に使用可能となる画像メモリ制御装置を提
供することである。

［発明の構成］（問題点を解決するための手段）本発明では、画像メモリの１プレーンを複数のブロック
に分割したときの各ブロックについて、先頭アドレスを
保持している保持手段と、分割に係るブロック数のデー
タと上記複数のブロックの１ブロックを指定するアドレ
スとが与えられると、対応するブロックの先頭アドレス
を上記保持手段から取出すとともに、取出した先頭アド
レスと上記ブロック数のデータとに基づき該当ブロック
内をアクセスするようにアドレス出力を制御する制御手
段とを具備させて、画像メモリ制御装置を構成したもの
である。

（作用）上記の画像メモリ制御装置によると、分割するブロック
数のデータと１ブロックを指定するアドレスとを与える
ことにより、指定された１ブロックについてアクセスが
行われることになり、上記１ブロック単位で画像メモリ
を制御することが可能となり、この１ブロックをあたか
も１プレーンで必るかのように扱うことが可能となる。

（実施例）第１図は、本発明の一実施例を示すブロック図である。

この実施例は、第４図に示したシステムのうち、画像メ
モリ１９と制御プロセッサ１の部分を抽出して示したも
のである。画像メモリ刊は１プレーンを示す。この画像
メモリ乃のアドレスの制御は、コントロール部１１が、
Ｘアドレスカウンタ１５とＹアドレスカウンタ１８とを
介して行う。

コントロール部１１は、画像メモリ１９を分割して制御
する。ブロック数のデータを、ブロック数レジスタ１０
より受取るａ１２は、アドレスセレクト回路を示し、ア
ドレスセレクト回路１２は、制御プロセッサ１か、コン
トロール部１１かにより与えられるアドレスに基づき、
セレクタ１４．１７を制御し、Ｘオフセットレジスタ１
３、Ｙオフセットレジスタ１６に格納されている先頭ア
ドレスのうち、所要のものを選択して、Ｘアドレスカウ
ンタ１５、Ｙアドレスカウンタ１８ヘロードする。Ｘオ
フセットレジスタ１３には、画像メモ１月９を複数ブロ
ックに分割したときの各ブロックの先頭Ｘアドレス（Ｘ
１１゜Ｘ２１．Ｘ３１．Ｘ４１．・・・Ｘｏｌ、Ｘｏ２
．Ｘｎ３．・・・）が格納されている。Ｙオフセットレ
ジスタ１６には、画像メモリ１９を複数ブロックに分割
したときの各ブロックの先頭Ｙアドレス（Ｙｌｌ、Ｙ２
１．Ｙ３１゜Ｙ４１．・・・、Ｙｏｌ、Ｙｏ２．Ｙｏ３
．・・・）が格納されている。尚、画像メモリ１９を何
個のブロックに分割するかについては、複数の分割数が
あり、夫々についての各ブロックの先頭アドレスが、Ｘ
オフセットレジスタ１３、Ｙオフセットレジスタ１６に
格納されている。

画像メモリ１９の分割について、１６分割を考えると、
第２図のようである。ｎドツトのＸアドレスを４分割し
、ｎドツトのＹアドレスを４分割する。

１６個のブロックについて、先頭Ｘアドレスが４通リ、
先頭Ｙアドレスが４通りであるからこれらが、Ｘオフセ
ットレジスタ１３、Ｙオフセットレジスタ１６に格納さ
れている。

以上のように構成された画像メモリ制御装置の動作を、
以下に説明する。

制御プロセッサ１は、画像メモリ１９を分割するブロッ
ク数のデータを、ブロック数レジスタ１０ヘセツトする
。次に制御プロセッサ１が、第３図に示すような、ボー
ドアドレスとサブアドレスとからなるアドレスを出力す
ると、このアドレスのうち、サブアドレスがアドレスセ
レクト回路１２を介してセレクタ１４．１７に与えられ
る。サブアドレスは、分割されたブロック中の何番目の
ブロックであるかを指示するデータであり、このデータ
がセレクタ１４．１７に与えられると、セレクタ１４．
１７を介して、対応するブロックの先頭Ｘアドレスと先
頭Ｙアドレスとが、Ｘアドレスカウンタ１５、Ｙアドレ
スカウンタ１８にロードされる。次に、画像メモリ１９
の、上記で指定されたブロックのアクセスに移るが、制
御プロセッサ１がアドレスを歩進する指示を与える毎に
、コントロール部１１はＸアドレスカウンタ１５を歩進
する。このとき、画像バス１１０を介して、画像メモリ
１９の上記ブロックからデータが読出され、または、画
像メモリ１９の上記ブロックへデータが書込まれる。

上記のようにしてＸアドレスカウンタ１５が歩進される
とき、コントロール部１１は、ブロック数レジスタ１０
にセットされている分割数のデータに基づき、１ブロッ
クについてのＸアドレスの幅分の歩進が行われたかを検
出している。このＸアドレスの幅分の歩道を検出すると
、コントロール部１１はアドレスセレクト回路１２を介
してセレクタ１４へ前述のサブアドレスを送出し、先頭
ＸアドレスがＸオフセットレジスタ１３からセレクタ１
４を介してＸアドレスカウンタ１５ヘロードされるよう
に制御し、かつ、Ｙアドレスレジスタ１８を歩進する。

以下、同様にして、コントロール部１１は上記ブロック
をアクセスできるように、Ｘアドレスカウンタ１５、Ｙ
アドレスカウンタ１８の歩進を制御して、アドレスの出
力を制御する。このような制御によって、第３図で示さ
れたアドレスに対応するブロックの部分についての画像
メモリ１９のアクセスが行われることになり、この１ブ
ロックがあたかも従来の１プレーンに相当するかのよう
に使用される。

従って、画像メモリ１９全体としては、分割したブロッ
ク数分の画像メモリがあるかの如く、画像メモリ１９を
使用することができる。

［発明の効果］以上説明した如く本発明によると、１プレーンの画像メ
モリに比べて画像サイズが小ざい場合に、画像メモリを
複数のブロックに分割して、１ブロック毎に使用できる
ことから、１プレーンの画像メモリを無駄なく、効率的
に使用することが可能である。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は複数
ブロックに分割された画像メモリを示す図、第３図はブ
ロック指定に用いられるアドレスを示す図、第４図は従
来の画像メモリ制御装置による画像処理システムのブロ
ック図、第５図は従来の画像メモリ制御装置により制御
される画像メモリを示す図である。１・・・制御プロセッサ　１０・・・ブロック数レジス
タ１１・・・コントロール部１２・・・アドレスセレクト回路１３・・・Ｘオフセットレジスタ１４、１７・・・セレクタ　　１５・・・Ｘアドレスカ
ウンタ１６・・・Ｙオフセットレジスタ１８・・・Ｙアドレスカウンタ１９・・・画像メモリ　　　１００・・・制御バス１１
０・・・画像バス

Claims

【特許請求の範囲】

画像メモリの１プレーンを複数のブロックに分割したと
きの各ブロックについて、先頭アドレスを保持している
保持手段と、分割に係るブロック数のデータと前記複数
のブロックの１ブロックを指定するアドレスとが与えら
れると、対応するブロックの先頭アドレスを前記保持手
段から取出すとともに、取出した先頭アドレスと前記ブ
ロック数のデータとに基づき該当ブロック内をアクセス
するようにアドレス出力を制御する制御手段とを具備す
る画像メモリ制御装置。