JPS602708B2 - 単一チツプ・コンピユ−タのアドレス指定方式 - Google Patents
単一チツプ・コンピユ−タのアドレス指定方式Info
- Publication number
- JPS602708B2 JPS602708B2 JP54098249A JP9824979A JPS602708B2 JP S602708 B2 JPS602708 B2 JP S602708B2 JP 54098249 A JP54098249 A JP 54098249A JP 9824979 A JP9824979 A JP 9824979A JP S602708 B2 JPS602708 B2 JP S602708B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- chip computer
- stack
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
本発明はデータを記録する内部メモリの容量を十分活用
できる単一チップコンピュータのアドレス指定方式に関
する。
できる単一チップコンピュータのアドレス指定方式に関
する。
一般に単一チップコンピュータにおいては謙出尊用メモ
リＲＯＭ、ランダムアクセスメモリＲＡＭ、タイマ、入
出力ボート等を内蔵している。
リＲＯＭ、ランダムアクセスメモリＲＡＭ、タイマ、入
出力ボート等を内蔵している。
コンピュータにおいて動作上サブルーチンコール・割込
の処理のためスタックを設ける方式があるが、スタック
量が少ない場合は専用のスタックレジスタを設けると回
路、タイミングが簡単化して都合良い。しかしスタック
塁が増加する場合は専用スタツクレジスタを設けること
が望ましく、そのときはレジスタを配設する面積則ちチ
ップ全体の面積が増大する。そこで第１図に示す内部メ
モリとしてのランダムアクセスメモリＲＡＭの使用例の
ように、メモリのアドレス２５５よりアドレスの少ない
方をスタツク領域ＳＴＡとして使用すればスタック量が
多くなっても、格別問題とならない。また入出力ボート
について見ると、従釆の単一チップコンピュータにおい
て専用の入出力命令を使用することがあり、それでは命
令コートが増加する。そのため第１図に示すように入出
力ボートを内部メモリＲＡＭと同一アドレス空間に配列
し、例えばアドレス０から使用することが行なわれてい
る。内部メモリＲＡＭはその容量が限られているから、
前述のような使い方のきデータ記録のため使用できる範
囲Ｄｍは減少せざるを得ないｏ本発明の目的は前述の欠
点を改善し、データを記録するメモリの容量を十分活用
できるようにアドレス空間を重ね合わせて使用する単一
チップコンピュータのアドレス指定方式を提供すること
にある。
の処理のためスタックを設ける方式があるが、スタック
量が少ない場合は専用のスタックレジスタを設けると回
路、タイミングが簡単化して都合良い。しかしスタック
塁が増加する場合は専用スタツクレジスタを設けること
が望ましく、そのときはレジスタを配設する面積則ちチ
ップ全体の面積が増大する。そこで第１図に示す内部メ
モリとしてのランダムアクセスメモリＲＡＭの使用例の
ように、メモリのアドレス２５５よりアドレスの少ない
方をスタツク領域ＳＴＡとして使用すればスタック量が
多くなっても、格別問題とならない。また入出力ボート
について見ると、従釆の単一チップコンピュータにおい
て専用の入出力命令を使用することがあり、それでは命
令コートが増加する。そのため第１図に示すように入出
力ボートを内部メモリＲＡＭと同一アドレス空間に配列
し、例えばアドレス０から使用することが行なわれてい
る。内部メモリＲＡＭはその容量が限られているから、
前述のような使い方のきデータ記録のため使用できる範
囲Ｄｍは減少せざるを得ないｏ本発明の目的は前述の欠
点を改善し、データを記録するメモリの容量を十分活用
できるようにアドレス空間を重ね合わせて使用する単一
チップコンピュータのアドレス指定方式を提供すること
にある。
以下図面に示す本発明の実施例について説明する。
第２図は内部メモリの使用例を第１図と対応して示すも
ので、内部メモリのスタック領域ＳＴＡと入出力ボート
１／０が同時にデータメモリＲＮＭ空間上に存在する必
要がないため、スタック領域と入出力ボートアドレス空
間とを同一アドレスに割付けている。実際にはスタック
領域は内部メモリＲＡＭの一部を共用し、入出力ボート
１／０はチップの外周に配置され、内部メモリＲＡＭの
データ領域のアドレス指定と入出力ボートのアドレス指
定とはデータポィンタレジスタＤＰＲが行ない、割込・
サブルーチンコール、リターン命令実行時のスタック領
域のアドレス指定はスタツクポインタレジスタＳＰＲが
行なうようにしている。入出力ボートとスタックを同時
に指定することはプログラム上殆んど必要ないためその
ことは起らないとして良い。内部メモリのアドレスを指
定するためにスタツクポインタとデータポインタの２組
のレジスタを設けることは必要条件ではないが、その方
がプログラムの作成と動作上有利である。次に第３図は
本発明の実施例として具体的なブロック図を示している
。
ので、内部メモリのスタック領域ＳＴＡと入出力ボート
１／０が同時にデータメモリＲＮＭ空間上に存在する必
要がないため、スタック領域と入出力ボートアドレス空
間とを同一アドレスに割付けている。実際にはスタック
領域は内部メモリＲＡＭの一部を共用し、入出力ボート
１／０はチップの外周に配置され、内部メモリＲＡＭの
データ領域のアドレス指定と入出力ボートのアドレス指
定とはデータポィンタレジスタＤＰＲが行ない、割込・
サブルーチンコール、リターン命令実行時のスタック領
域のアドレス指定はスタツクポインタレジスタＳＰＲが
行なうようにしている。入出力ボートとスタックを同時
に指定することはプログラム上殆んど必要ないためその
ことは起らないとして良い。内部メモリのアドレスを指
定するためにスタツクポインタとデータポインタの２組
のレジスタを設けることは必要条件ではないが、その方
がプログラムの作成と動作上有利である。次に第３図は
本発明の実施例として具体的なブロック図を示している
。
データ記録用のメモリＲＡＭのアドレス指定は例えば８
ビットのスタックポインタレジスタＳＰＲと、８ビット
のデータポィンタレジスタＤＰＲとで行なう。通常の状
態ではデータポィンタレジスタＤＰＲの内容がアドレス
マルチプレクサ・デコーダＡＭＤに入力され、デコーダ
ＡＭＤの出力信号であるワード線がメモリＲＡＭまたは
入出力ボート１／０のアドレスを指定する。割込、サブ
ルーチン、リターン命令実行のときは該信号のタイミン
グ信号によりスタックポィンタレジスタＳＰＲの内容が
選択されデコーダＡＭＤに入力する。ヂコーダＡＭＤの
出力はメモリＲＡＭのアドレスを００乃至ＦＦ（１６進
法表示）と指定し、そのとき同時には入出力ボート１／
０のアドレスを指定しない。そして各場合共、指定され
たＲＡＭは入出力ポ−トのアドレスにおける記憶内容は
データ入出力マルチプレクサＤＩＭを介して内部バスー
茂と接続し、所定のデータ転送を行なう。
ビットのスタックポインタレジスタＳＰＲと、８ビット
のデータポィンタレジスタＤＰＲとで行なう。通常の状
態ではデータポィンタレジスタＤＰＲの内容がアドレス
マルチプレクサ・デコーダＡＭＤに入力され、デコーダ
ＡＭＤの出力信号であるワード線がメモリＲＡＭまたは
入出力ボート１／０のアドレスを指定する。割込、サブ
ルーチン、リターン命令実行のときは該信号のタイミン
グ信号によりスタックポィンタレジスタＳＰＲの内容が
選択されデコーダＡＭＤに入力する。ヂコーダＡＭＤの
出力はメモリＲＡＭのアドレスを００乃至ＦＦ（１６進
法表示）と指定し、そのとき同時には入出力ボート１／
０のアドレスを指定しない。そして各場合共、指定され
たＲＡＭは入出力ポ−トのアドレスにおける記憶内容は
データ入出力マルチプレクサＤＩＭを介して内部バスー
茂と接続し、所定のデータ転送を行なう。
なお内部バスＩＢＳと接続されているＡＬＵは算術論理
演算装置、ＡＣはアキユムレー夕、ＰＣはプログラムカ
ウンタを示す。このようにして本発明によると内部メモ
リのアドレスを入出力ボートのアドレスと重畳させて割
付ける構成とするとともに、内部メモリのスタック領域
と、入出力ボートを同時には使用されないようにしたの
で、自由に使用できるデータメモリ領域が広く有効に使
用できる効果を有する。
演算装置、ＡＣはアキユムレー夕、ＰＣはプログラムカ
ウンタを示す。このようにして本発明によると内部メモ
リのアドレスを入出力ボートのアドレスと重畳させて割
付ける構成とするとともに、内部メモリのスタック領域
と、入出力ボートを同時には使用されないようにしたの
で、自由に使用できるデータメモリ領域が広く有効に使
用できる効果を有する。
第１図は従来の単一チップコンピュータのアドレス指定
方式を説明する図、第２図は本発明実施例のアドレス指
定方式を説明する図「第３図は本発明の実施例のブロッ
ク図である。 ＳＴＡ・・・・・・スタック領域、Ｄｍ・・…・データ
メモリ領域、ＲＡＭ・・・・・・ランダムアクセスメモ
リ、１／０・・・・・・入出力ボート、ＤＰＲ…・・・
データボィンタレジスタ、ＳＰＲ・・・・・・スタツク
ポインタレジスタ、ＡＭＤ……アドレスマルチプレクサ
・デコーダ。 第１図第２図 第３図
方式を説明する図、第２図は本発明実施例のアドレス指
定方式を説明する図「第３図は本発明の実施例のブロッ
ク図である。 ＳＴＡ・・・・・・スタック領域、Ｄｍ・・…・データ
メモリ領域、ＲＡＭ・・・・・・ランダムアクセスメモ
リ、１／０・・・・・・入出力ボート、ＤＰＲ…・・・
データボィンタレジスタ、ＳＰＲ・・・・・・スタツク
ポインタレジスタ、ＡＭＤ……アドレスマルチプレクサ
・デコーダ。 第１図第２図 第３図
Claims (1)
- １ データを記録するメモリと入出力ポートと、これら
のアドレスを指定するデータポインタレジスタとを有す
る単一チツプコンピユータにおいて、前記メモリのスタ
ツク領域と入出力ポートを同一アドレスに配置し、割込
信号・サブルーチン信号等のタイミング信号により、前
記スタツク領域のアドレスの指定を行なうことを特徴と
する単一チツプコンピユータのアドレス指定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54098249A JPS602708B2 (ja) | 1979-08-01 | 1979-08-01 | 単一チツプ・コンピユ−タのアドレス指定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54098249A JPS602708B2 (ja) | 1979-08-01 | 1979-08-01 | 単一チツプ・コンピユ−タのアドレス指定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5622159A JPS5622159A (en) | 1981-03-02 |
| JPS602708B2 true JPS602708B2 (ja) | 1985-01-23 |
Family
ID=14214674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54098249A Expired JPS602708B2 (ja) | 1979-08-01 | 1979-08-01 | 単一チツプ・コンピユ−タのアドレス指定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS602708B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363603U (ja) * | 1986-10-16 | 1988-04-27 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039246A (ja) * | 1983-08-12 | 1985-03-01 | Nippon Telegr & Teleph Corp <Ntt> | シ−ケンス制御回路 |
-
1979
- 1979-08-01 JP JP54098249A patent/JPS602708B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363603U (ja) * | 1986-10-16 | 1988-04-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5622159A (en) | 1981-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628026A (en) | Multi-dimensional data transfer in a data processing system and method therefor | |
| JP4226085B2 (ja) | マイクロプロセッサ及びマルチプロセッサシステム | |
| JPH08305585A (ja) | 割込制御装置 | |
| JP2845433B2 (ja) | 集積回路装置 | |
| US5410721A (en) | System and method for incrementing a program counter | |
| CA1242803A (en) | Microprocessor with option area facilitating interfacing with peripheral devices | |
| US5680632A (en) | Method for providing an extensible register in the first and second data processing systems | |
| US5317750A (en) | Microcontroller peripheral expansion bus for access to internal special function registers | |
| JPS602708B2 (ja) | 単一チツプ・コンピユ−タのアドレス指定方式 | |
| US5491826A (en) | Microprocessor having register bank and using a general purpose register as a stack pointer | |
| EP0652508B1 (en) | Microprocessor with block move instruction | |
| JPS5935451B2 (ja) | 汎用レジスタ・アクセス方式 | |
| JPS6266336A (ja) | Ｖｍモ−ド変更装置 | |
| WO1996008766A1 (en) | Microcontroller having a page address mode | |
| US7213127B2 (en) | System for producing addresses for a digital signal processor | |
| JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
| JPH02264380A (ja) | 集積回路マイクロコントローラ | |
| JPS62120543A (ja) | メモリバンクの切替方式 | |
| JPS63186363A (ja) | マルチｃｐｕシステムのメモリ領域設定回路 | |
| JPH01205339A (ja) | マイクロコンピュータシステム | |
| JPH01209535A (ja) | マイクロコンピュータ・エミュレータ | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| JPS598060A (ja) | マイクロ・プロセツサ | |
| Pittman | Microcomputer design | |
| JPH09325910A (ja) | マイクロコンピュータ |