JPS6266336A - Ｖｍモ−ド変更装置 - Google Patents

Ｖｍモ−ド変更装置

Info

Publication number
JPS6266336A
JPS6266336A JP20553385A JP20553385A JPS6266336A JP S6266336 A JPS6266336 A JP S6266336A JP 20553385 A JP20553385 A JP 20553385A JP 20553385 A JP20553385 A JP 20553385A JP S6266336 A JPS6266336 A JP S6266336A
Authority
JP
Japan
Prior art keywords
mode
register
cpu
vmm
nvm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20553385A
Other languages
English (en)
Other versions
JPH0731609B2 (ja
Inventor
Takao Kishi
岸　高夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60205533A priority Critical patent/JPH0731609B2/ja
Priority to FR8613071A priority patent/FR2587519B1/fr
Publication of JPS6266336A publication Critical patent/JPS6266336A/ja
Publication of JPH0731609B2 publication Critical patent/JPH0731609B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は仮想計算機システムに関し、特に異なった走行
モード間でソフトウェア命令によってモードを変更する
装置に関する。
（従来の技術） 従来、ソフトウェア命令によるモードの変更は実行され
ていなかった。すなわち、成る実ＣＰＵが仮想ＣＰＵと
して設定されると、実ＣＰＵとして設定されることは絶
対にないため、どちらを設定するかは設定する以前に決
定されていた。
（発明が解決しようとする問題点） 上述した従来の仮想計算機システムでは、成る実ＣＰＵ
を仮想ＣＰＵとして設定するだけで、一度も実ＣＰＵと
して設定されることはない。したがって、ユーザが単数
となった場合には、仮想ＣＰＵをそのまま使用するとオ
ーバーヘッドが大きくなって実ＣＰＵを使用する場合よ
りもＣＰＵの使用効率が低くなるという欠点がある。
本発明の目的は、ＮＶＭモード、ＶＭＭモード、あるい
はＶＭＯＳモードを指定して仮想ＣＰＵを使用すること
によって上記欠点を除去し、ＣＰＵの使用効率を改善で
きるように構成したＶＭモード変更装置を提供すること
にある。
（問題点を解決するための手段） 本発明によるＶＭモード変更装置はメモリと、モードレ
ジスタと、ソフトウェア命令レジスタとを具備して構成
したものである。
メモリは、実ＣＰＵの基本機能を有するＯＳを走行させ
るＮＶＭモード、実ＣＰＵを使用して複数の仮想ＣＰＵ
を形成して制御するＯＳを走行させるＶＭＭモード、な
らびに仮想ＣＰＵの基本機能を有するＯＳを走行させる
ＶＭＯＳそ−ドのソフトウェアを格納するためのもので
ある。
モードレジスタは、ＮＶＭモード、ＶＭＭ−Ｅ−ド、あ
るいはＶＭＯＳモードを指定するためのものである。
ソフトウェア命令レジスタは、モードレジスタにモード
値をメモリからロードするためのソフトウェア命令を格
納するためのものであゐ。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は、本発明によるＶＭモード変更装置の動作概念
を表わす説明図である。
第１図において、１はソフトウェア命令レジスタ、２は
メモリ、３はモードレジスタ、４け実ＣＰＵのＯＳ領域
、５けＶＭモニタプログラム領域、６け仮想ＣＰＵのＯ
Ｓ領域である。
第１図において、ソフトウェア命令レジスタ１にセット
されたソフトウェア命令によってメモリ２をアクセスし
、アクセスされた値をモードレジスタ３にロードする。
モードは、ロードされた値によって決定される。実ＣＰ
ＵのＯＳ領域４に格納された実ＣＰＵのＯＳＶｉＮＶＭ
モードで走行し、ＶＭモニタプログラム領域５に格納さ
れた７ＭモニタプログラムけＶＭＭモードで走行し、仮
想ＣＰＵのＯＳ領域６に格納された仮想ＣＰＵのＯＳは
ＶＭＯＳモードで走行する。
第２図は、本発明に関連する仮想計算機システムのソフ
トウェア構成例を示す説明図である。第２図において、
１１は実ＣＰＵのＯＳ，１２け７Ｍモニタプログラム、
１３〜１５けそれぞわ仮想ＣＰＵのＯＳである。
第２図において、実ＣＰＵの０８１１とは独立にＶＭモ
ニタプログラム１２があり、仮想ＣＰＵの０８１３〜１
５をそれぞれ制御している。これらはすべて一つのＣＰ
Ｕデバイスの内部にあって、ユーザには実ＣＰＵの０８
１１、あるいは仮想ＣＰＵの０８１３〜１５の一つがみ
えるにすぎない。
第３図は、本発明によるＶＭモード変更装置の一実施例
を示すブロック図である。第３図において、２１はソフ
トウェア命令レジスタ、２２けメモリ、２３はデータレ
ジスタ、２４けモードレジスタ、２５けモード判定切換
え装置、２６け実ＣＰＵ、２７〜２９はそれぞれ実ＣＰ
Ｕ２８に含まれたＯＳである。
第３図において、ソフトウェア命令レジスタ２１にセッ
トされたソフトウェア命令によってメモリ２２をアクセ
スし、データをメモリ２２からデータレジスタ２３へ読
出す。次に、データレジスタ２３の内容の上位２ピツト
をモードレジスタ２４ヘロードする。モードレジスタ２
４にロードされた上記２ビツトのデータは、モード判定
切換え装置２５によって８７Ｍモード、ＶＭＭ−Ｅ−−
ド、あるいはＶＭＯＳモードであると判定する。ＮＶＭ
モードであれば、実ＣＰＵ２６の内部の基本機能を有す
る０８２７が走行する。ＶＭＭモードであれば、実ＣＰ
Ｕ２６の内部の仮想ＣＰＵを形成して制御する０８２Ｂ
が走行する。ＶＭＯＳモードであれば、実ＣＰＵ２　Ｂ
の内部の仮想ＣＰＵの０８２９が走行する。
以上のようにして、モードの切換えをダイナミックに行
うことが可能である。
（発明の効果） 以上説明したように本発明は、モードを指定するモード
レジスタを設定し、モードレジスタに値をロードするソ
フトウェア命令を導入することにより、従来の仮想計算
機システムでユーザが単数の場合のオーバーヘッドを小
さくすることができるという効果がある。
【図面の簡単な説明】
第１図は、本発明によるＶＭモード変更装置の動作概念
を表わす説明図である。 第２図は、本発明に関連する仮想計算機システムのソフ
トウェア構成例を示す説明図である。 第３図は、本発明によるＶＭモード変更装置の一実施例
を示すブロック図である。 １．４・・・ソフトウェア命令レジスタ２．２２・・・
メモリ ３．２４・・・モードレジスタ ４〜６・・・ＯＳ領域 １１．１３〜１５．２７〜２９・・・０８１２・９・Ｖ
Ｍモニタプログラム ２３・・・データレジスタ ２５・・・モード判定切換え装置 ２６Φ・串実ＣＰＵ

Claims (1)

    【特許請求の範囲】
  1. 実ＣＰＵの基本機能を有するＯＳを走行させるＮＶＭモ
    ード、前記実ＣＰＵを使つて複数の仮想ＣＰＵを形成し
    て制御するＯＳを走行させるＶＭＭモード、ならびに前
    記仮想ＣＰＵの基本機能を有するＯＳを走行させるＶＭ
    ＠Ｏ＠Ｓモードのソフトウェアを格納するためのメモリ
    と、前記ＮＶＭモード、前記ＶＭＭモード、あるいは前
    記ＶＭ＠Ｏ＠Ｓモードを指定するためのモードレジスタ
    と、前記モードレジスタにモード値を前記メモリからロ
    ードするためのソフトウェア命令を格納するためのソフ
    トウェア命令レジスタとを具備して構成したことを特徴
    とするＶＭモード変更装置。
JP60205533A 1985-09-18 1985-09-18 Ｖｍモード変更装置 Expired - Lifetime JPH0731609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60205533A JPH0731609B2 (ja) 1985-09-18 1985-09-18 Ｖｍモード変更装置
FR8613071A FR2587519B1 (fr) 1985-09-18 1986-09-18 Agencement de changement de mode permettant de changer selectivement des modes d'exploitation d'un systeme de machine virtuelle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60205533A JPH0731609B2 (ja) 1985-09-18 1985-09-18 Ｖｍモード変更装置

Publications (2)

Publication Number Publication Date
JPS6266336A true JPS6266336A (ja) 1987-03-25
JPH0731609B2 JPH0731609B2 (ja) 1995-04-10

Family

ID=16508461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60205533A Expired - Lifetime JPH0731609B2 (ja) 1985-09-18 1985-09-18 Ｖｍモード変更装置

Country Status (2)

Country Link
JP (1) JPH0731609B2 (ja)
FR (1) FR2587519B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018820A (ja) * 2004-06-30 2006-01-19 Microsoft Corp 仮想マシン環境においてオペレーティングシステムを実施するためのシステムおよび方法
JP2006196005A (ja) * 2005-01-14 2006-07-27 Intel Corp バーチャルマシーンシステムの物理的メモリのバーチャル化

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410338A (en) * 1987-07-02 1989-01-13 Nec Corp Virtual computer controller
US5291599A (en) * 1991-08-08 1994-03-01 International Business Machines Corporation Dispatcher switch for a partitioner
US7085705B2 (en) 2000-12-21 2006-08-01 Microsoft Corporation System and method for the logical substitution of processor control in an emulated computing environment
AU2002231073A1 (en) * 2000-12-21 2002-07-01 Connectix Corporation Logical substitution of processor control in an emulated computing environment
US8271976B2 (en) 2004-06-30 2012-09-18 Microsoft Corporation Systems and methods for initializing multiple virtual processors within a single virtual machine

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107647A (en) * 1978-02-13 1979-08-23 Hitachi Ltd Data processor
JPS60136833A (ja) * 1983-12-26 1985-07-20 Hitachi Ltd オペレ−テイングシステムの切替え方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3828327A (en) * 1973-04-30 1974-08-06 Ibm Simplified storage protection and address translation under system mode control in a data processing system
JPS6057438A (ja) * 1983-09-08 1985-04-03 Hitachi Ltd 仮想計算機システム制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107647A (en) * 1978-02-13 1979-08-23 Hitachi Ltd Data processor
JPS60136833A (ja) * 1983-12-26 1985-07-20 Hitachi Ltd オペレ−テイングシステムの切替え方式

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006018820A (ja) * 2004-06-30 2006-01-19 Microsoft Corp 仮想マシン環境においてオペレーティングシステムを実施するためのシステムおよび方法
JP2006196005A (ja) * 2005-01-14 2006-07-27 Intel Corp バーチャルマシーンシステムの物理的メモリのバーチャル化

Also Published As

Publication number Publication date
FR2587519A1 (fr) 1987-03-20
FR2587519B1 (fr) 1991-09-20
JPH0731609B2 (ja) 1995-04-10

Similar Documents

Publication Publication Date Title
US3631405A (en) Sharing of microprograms between processors
US4296466A (en) Data processing system including a separate input/output processor with micro-interrupt request apparatus
US4591982A (en) Storage selection override apparatus for a multimicroprocessor implemented data processing system
JPS6311697B2 (ja)
JPH04229329A (ja) パーソナルコンピュータ装置
JPS6266336A (ja) Ｖｍモ−ド変更装置
CA2186862C (en) Apparatus and method for updating information in a writable microcode control store
JPS6339933B2 (ja)
JPS61184643A (ja) 仮想計算機の起動制御方式
JPS62120542A (ja) 情報処理装置
JPS60160443A (ja) デ−タ処理装置
JP2731618B2 (ja) エミュレータ
JPS62114045A (ja) アドレスモ−ド制御方式
JPS6278642A (ja) メモリ管理ユニツト制御方式
JPH0740224B2 (ja) マイクロプログラム制御方式
JPS6269340A (ja) 仮想メモリ装置
JPS61161545A (ja) デ−タ処理システム
JPS61264437A (ja) 計算機ア−キテクチユア制御方式
JPS6393046A (ja) マイクロプログラム制御装置
JPS62226337A (ja) 電子計算機
JPS61221835A (ja) 記憶装置制御方式
JPS63111532A (ja) マイクロプロセツサによる命令シミユレ−ト方式
JPH01305427A (ja) Ｒｏｍカード制御方式
JPS62256138A (ja) デ−タ処理装置
JPH0241522A (ja) 関数演算処理装置