JPH01305427A - Ｒｏｍカード制御方式 - Google Patents
Ｒｏｍカード制御方式Info
- Publication number
- JPH01305427A JPH01305427A JP13604988A JP13604988A JPH01305427A JP H01305427 A JPH01305427 A JP H01305427A JP 13604988 A JP13604988 A JP 13604988A JP 13604988 A JP13604988 A JP 13604988A JP H01305427 A JPH01305427 A JP H01305427A
- Authority
- JP
- Japan
- Prior art keywords
- program
- main body
- rom card
- rom
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し概要］
装置本体にＲＯＭカードを必要に応じて増設するシステ
ムにおけるＲＯＭカード制御方式に関し、その内部にＲ
ＡＭ領域をもつＲＯＭカードを追加することで本体プロ
ゲラ１１を変更することなくプログ−ラム中のデータ等
を変更できるようにすることを目的とし、 ＣＰＵ及びメモリを内部に含む装置本体とＲＯＭカード
とをアドレスバスを介して接続する場合において、前記
ＲＯＭカード内にＲＡＭ領域を設け、当該ＲＡ Ｍ ｆ
ｆｉ域で装置本体内の一部ＲＯＭ領域をＩａ１％し、置
換したＲＡＭの特定部分の内容をＲＯＭカード内のＲＯ
Ｍ ｍ域に格納されているデータで置換し、この置換し
た内容でプログラムを実行するように構成する。
ムにおけるＲＯＭカード制御方式に関し、その内部にＲ
ＡＭ領域をもつＲＯＭカードを追加することで本体プロ
ゲラ１１を変更することなくプログ−ラム中のデータ等
を変更できるようにすることを目的とし、 ＣＰＵ及びメモリを内部に含む装置本体とＲＯＭカード
とをアドレスバスを介して接続する場合において、前記
ＲＯＭカード内にＲＡＭ領域を設け、当該ＲＡ Ｍ ｆ
ｆｉ域で装置本体内の一部ＲＯＭ領域をＩａ１％し、置
換したＲＡＭの特定部分の内容をＲＯＭカード内のＲＯ
Ｍ ｍ域に格納されているデータで置換し、この置換し
た内容でプログラムを実行するように構成する。
［産業上の利用分野］
本発明は装置本体にＲＯＭカードを必要に応じて増設す
るシステムにおけるＲＯＭカード制御方式に関する。
るシステムにおけるＲＯＭカード制御方式に関する。
ポータプルワードプロセッサ等のように、プログラムが
ＲＯＭ化され、またフロッピーディスクによりプログラ
ムを装置本体成内のＲＡＭにロードして実行するシステ
ムのような構成にできない（ＲＡＭ容吊が必要量とれな
い、又は頻繁にフロッピーディスクをアクセスできない
）装置においては、機能を素子レベルで拡張できるＲＯ
Ｍカードは、アクセス等の処理速度等の而からも有効で
ある。
ＲＯＭ化され、またフロッピーディスクによりプログラ
ムを装置本体成内のＲＡＭにロードして実行するシステ
ムのような構成にできない（ＲＡＭ容吊が必要量とれな
い、又は頻繁にフロッピーディスクをアクセスできない
）装置においては、機能を素子レベルで拡張できるＲＯ
Ｍカードは、アクセス等の処理速度等の而からも有効で
ある。
［従来の技術〕
第６図は、従来のＲＯＭカード制御方式の構成を示す図
である。図において、１０は装置本体で、その内部にＣ
ＰＵ１や記憶用（７）ＲＡＭ２．ＲＯＭ３及びアドレス
バス４を含んでいる。１１本体から外部に引出されたア
ドレスバス４には、必要に応じてＲＯＭカード１１が接
続される。このようにアドレスバス４に接続されたＲＯ
Ｍｆｉ−ド１１は、ＣＰＵ１から見ると内部素子と同様
に扱うことができ、記憶容量の増設又は削減が容易であ
る。
である。図において、１０は装置本体で、その内部にＣ
ＰＵ１や記憶用（７）ＲＡＭ２．ＲＯＭ３及びアドレス
バス４を含んでいる。１１本体から外部に引出されたア
ドレスバス４には、必要に応じてＲＯＭカード１１が接
続される。このようにアドレスバス４に接続されたＲＯ
Ｍｆｉ−ド１１は、ＣＰＵ１から見ると内部素子と同様
に扱うことができ、記憶容量の増設又は削減が容易であ
る。
このようにしてＲＯＭカード１１を増設すると、装置本
体１０の機能を拡張することができる。
体１０の機能を拡張することができる。
［発明が解決しようと覆る課題］
従来のメモリ拡張方式は、ある特定アドレス領域を拡張
メモリ領域とし、その領域を介してソフト処理を行って
いた。しかしながら、このような従来方式によれば、同
一の拡張メモリユニット（ＲＯＭカード）を種々の装置
で使用しようとした場合、その本体側のソフト構成まで
を変更することはできないので、結局機Ｉｆσに拡張メ
モリユニットを用意する必要があり、煩雑であった。ま
た、機種によるプログラムの相異は、プログラムの一部
のデータのみであることも多い。このような場合でも機
種毎にそのデータの全てをＲＯＭカードに用意しなけれ
ばならず、カードの容量が極めて膨大なものとなってい
た。
メモリ領域とし、その領域を介してソフト処理を行って
いた。しかしながら、このような従来方式によれば、同
一の拡張メモリユニット（ＲＯＭカード）を種々の装置
で使用しようとした場合、その本体側のソフト構成まで
を変更することはできないので、結局機Ｉｆσに拡張メ
モリユニットを用意する必要があり、煩雑であった。ま
た、機種によるプログラムの相異は、プログラムの一部
のデータのみであることも多い。このような場合でも機
種毎にそのデータの全てをＲＯＭカードに用意しなけれ
ばならず、カードの容量が極めて膨大なものとなってい
た。
本発明はこのような課題に鑑みてなされたものであって
、ＲＯＭカードを追加することで本体プログラムを変更
することなくプログラム中のデータ等を変更することが
できるＲＯＭカード制御方式を提供することを目的とし
ている。
、ＲＯＭカードを追加することで本体プログラムを変更
することなくプログラム中のデータ等を変更することが
できるＲＯＭカード制御方式を提供することを目的とし
ている。
［課題を解決するための手段１
第１図は本発明の原理ブロック図である。第６図と同一
のものは、同一の符号を付して示す。図において、１０
は装置本体であり、その内部にＣＰＵ１．メモリ５及び
アドレスバス４を含んでいる。ここで、メモリ５は第６
図に示ｔＲΔＭ及びＲＯＭを含む概念である。メモリ５
は、例えば第２図に示プような実アドレス空間を構成し
ている。
のものは、同一の符号を付して示す。図において、１０
は装置本体であり、その内部にＣＰＵ１．メモリ５及び
アドレスバス４を含んでいる。ここで、メモリ５は第６
図に示ｔＲΔＭ及びＲＯＭを含む概念である。メモリ５
は、例えば第２図に示プような実アドレス空間を構成し
ている。
例えば１６進で００００〜３ＦＦＦまでがＲＡＭ領域、
４０００−ＦＦＦＦまでがＲＯＭ領域というように分割
することができる。そして、これらアドレス空間は、例
えば８にバイト単位でブロック分割され、これらブロッ
ク単位でメモリの制御が行われる。
４０００−ＦＦＦＦまでがＲＯＭ領域というように分割
することができる。そして、これらアドレス空間は、例
えば８にバイト単位でブロック分割され、これらブロッ
ク単位でメモリの制御が行われる。
［作用］
第２図に示すアドレス空間の内の特定のＲＯＭブロック
をそっくりＲＡＭ領域１１ａで置換する。
をそっくりＲＡＭ領域１１ａで置換する。
このｒ（０Ｍブロックを構成するプログラムを仮にＡプ
ログラムとし、ＲＡＭｆａ域にこのＡプログラムをその
ままコピーする。Ａプログラム中には、第３図に示すＪ
：うにデータ域が存在しており、この部分のデータのみ
置換すればよいものとする。
ログラムとし、ＲＡＭｆａ域にこのＡプログラムをその
ままコピーする。Ａプログラム中には、第３図に示すＪ
：うにデータ域が存在しており、この部分のデータのみ
置換すればよいものとする。
ＡプログラムはＲＡＭ中に書込まれているので、その書
き換えは自由である。そこで、ＲＯＭカード１１中のＲ
ＯＭ領域に予め格納されているデータを第３図のデータ
域に占込む。このようにして実アドレス空間上のＲＯＭ
領域に存在するデータを別のデータに置換することが可
能となる。この結果、機ｌ４ｆｎにＲＯＭカードを準備
する必要がなくなり、本体プログラムを変更することな
くプログラム中のデータ等を変更することが可能となる
。
き換えは自由である。そこで、ＲＯＭカード１１中のＲ
ＯＭ領域に予め格納されているデータを第３図のデータ
域に占込む。このようにして実アドレス空間上のＲＯＭ
領域に存在するデータを別のデータに置換することが可
能となる。この結果、機ｌ４ｆｎにＲＯＭカードを準備
する必要がなくなり、本体プログラムを変更することな
くプログラム中のデータ等を変更することが可能となる
。
［実施例１
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第４図は本体装置とＲＯＭカードのアドレス空間を示す
図である。（イ）は本体装置１０のアドレス空間を、（
ロ）はＲＯＭカードのアドレス空間をそれぞれ示してい
る。本体プログラム中には、その特定領域に機種ＩＤ、
版数等が記録されており、更にテーブル中にはプログラ
ムの割振りを示す情報が記録されている。そして、アド
レス空間の最後には実動作用のプログラムが格納されて
いる。
図である。（イ）は本体装置１０のアドレス空間を、（
ロ）はＲＯＭカードのアドレス空間をそれぞれ示してい
る。本体プログラム中には、その特定領域に機種ＩＤ、
版数等が記録されており、更にテーブル中にはプログラ
ムの割振りを示す情報が記録されている。そして、アド
レス空間の最後には実動作用のプログラムが格納されて
いる。
これに対し、（ロ）に示すＲＯＭカードの方は、機種を
示すデータと、これら機種に応じたプログラムの振り分
【ノ（各プログラムの開始アドレス）を示すテーブルと
、当該テーブルに対応した変更用データの一部とＲＡＭ
が格納されている。この場合において、本体側のアドレ
ス空間は、ＣＰｔＪｌで直接アクセスできる実空ＩＮア
ドレスなのに対して、ＲＯＭカードの方のアドレスはＣ
ＰＵ１からは直接アクレスできない仮想空間（論理空間
）アドレスとなっている。
示すデータと、これら機種に応じたプログラムの振り分
【ノ（各プログラムの開始アドレス）を示すテーブルと
、当該テーブルに対応した変更用データの一部とＲＡＭ
が格納されている。この場合において、本体側のアドレ
ス空間は、ＣＰｔＪｌで直接アクセスできる実空ＩＮア
ドレスなのに対して、ＲＯＭカードの方のアドレスはＣ
ＰＵ１からは直接アクレスできない仮想空間（論理空間
）アドレスとなっている。
第５図は、これらプログラムのシーケンスの流れを示す
図である。本体プログラムは、電源がオンになるとＲＯ
Ｍカードが実装されているかどうかをチエツクする。Ｒ
ＯＭカードが未実装の場合には、（イ）に示すように本
体メモリ空間のテーブルＸに記録されている開始アドレ
スａにジャンプし、プログラム△を実行する。これに対
し、ＲＯＭカードが実装されていると認識した場合には
、機種［ＤとＲＯＭカードのＩＤとを比較し、該当する
１０があればＲＯＭカード内のテーブルを本体内テーブ
ルで置き換える。このために、本体のプログラムから（
ロ）に示すようにアドレス変換によりＲＯＭカード内の
テーブルにジャンプし、このテーブルＹに記録されてい
るアドレスｂにジャンプする。
図である。本体プログラムは、電源がオンになるとＲＯ
Ｍカードが実装されているかどうかをチエツクする。Ｒ
ＯＭカードが未実装の場合には、（イ）に示すように本
体メモリ空間のテーブルＸに記録されている開始アドレ
スａにジャンプし、プログラム△を実行する。これに対
し、ＲＯＭカードが実装されていると認識した場合には
、機種［ＤとＲＯＭカードのＩＤとを比較し、該当する
１０があればＲＯＭカード内のテーブルを本体内テーブ
ルで置き換える。このために、本体のプログラムから（
ロ）に示すようにアドレス変換によりＲＯＭカード内の
テーブルにジャンプし、このテーブルＹに記録されてい
るアドレスｂにジャンプする。
この結果、本体プログラム中のＲＯＭ領域の単位プログ
ラムブロック領域がＲＡＭで置換されたことになる。そ
こで、変更したいブロック単位のプログラム領域をＲＯ
Ｍカード内のＲＡＭに転送する。そして、ＲＡＭ上にコ
ピーされたプログラムブロック内のデータ域をＲＯＭカ
ード中のプログラム変更データが格納されている領域の
データｍで置換する。この状態で、プログラムを実行す
れば、新しいデータに基づいて、本体装置は新しい機能
のプログラムを実行することになる。このような一連の
シーケンスの流れにおいて、本体装置１０側のＣＰＵ１
は、アドレスがＲＯＭカード１１内のアドレスにジャン
プしたことを特に意識することなく、プログラムシーケ
ンスを続行することができる。
ラムブロック領域がＲＡＭで置換されたことになる。そ
こで、変更したいブロック単位のプログラム領域をＲＯ
Ｍカード内のＲＡＭに転送する。そして、ＲＡＭ上にコ
ピーされたプログラムブロック内のデータ域をＲＯＭカ
ード中のプログラム変更データが格納されている領域の
データｍで置換する。この状態で、プログラムを実行す
れば、新しいデータに基づいて、本体装置は新しい機能
のプログラムを実行することになる。このような一連の
シーケンスの流れにおいて、本体装置１０側のＣＰＵ１
は、アドレスがＲＯＭカード１１内のアドレスにジャン
プしたことを特に意識することなく、プログラムシーケ
ンスを続行することができる。
ここで、装置本体の機種が変わった場合には、当該装置
に対応した別のデータをＲＡＭのデータ域に円き込むこ
とで、更に新しい機能のプログラムを行うことができる
。本発明によれば、機種の種類毎にＲＯＭカードを取り
替える必要はないので、ＲＯＭカードの古川も小さくて
すむことになる。従って、装置本体が単独で動作する装
置である場合、外部増設メモリであるＲＯＭカードを用
い、印！１１文字フォントやアプリケーションプログラ
ムを動作させ、装置の機能を変更、増設することが可能
となる。
に対応した別のデータをＲＡＭのデータ域に円き込むこ
とで、更に新しい機能のプログラムを行うことができる
。本発明によれば、機種の種類毎にＲＯＭカードを取り
替える必要はないので、ＲＯＭカードの古川も小さくて
すむことになる。従って、装置本体が単独で動作する装
置である場合、外部増設メモリであるＲＯＭカードを用
い、印！１１文字フォントやアプリケーションプログラ
ムを動作させ、装置の機能を変更、増設することが可能
となる。
上述の実施例では、ＲＯＭカードが１枚増設される場合
を例にとったが、本発明はこれに限るものではなく、２
枚以上のＲＯＭカードを接続することができる。この時
には、ＲＯＭカードの枚数に応じてアドレス変換回路（
図示せず）の内部構成を変えればよい。
を例にとったが、本発明はこれに限るものではなく、２
枚以上のＲＯＭカードを接続することができる。この時
には、ＲＯＭカードの枚数に応じてアドレス変換回路（
図示せず）の内部構成を変えればよい。
［発明の効果］
以上、詳細に説明したように、本発明によれば、ＲＯＭ
カードの一部にＲＡＭ領域を設けておき、本体装置のメ
モリ領域の一部を外部より実装したＲＯＭカードのＲＡ
Ｍ領域に置換し、しかもそのＲＡＭ領域の一部データ域
をＲＯＭカード内のＲＯＭ領域に格納されているデータ
で置換することにより、プログラムの一部データが変わ
るだけのような場合に、本体プログラムを変更すること
なくその一部領域のデータを書換えるＪ：うにして装置
本体の機能を拡張することができるＲＯＭカード制御方
式を提供することができる。
カードの一部にＲＡＭ領域を設けておき、本体装置のメ
モリ領域の一部を外部より実装したＲＯＭカードのＲＡ
Ｍ領域に置換し、しかもそのＲＡＭ領域の一部データ域
をＲＯＭカード内のＲＯＭ領域に格納されているデータ
で置換することにより、プログラムの一部データが変わ
るだけのような場合に、本体プログラムを変更すること
なくその一部領域のデータを書換えるＪ：うにして装置
本体の機能を拡張することができるＲＯＭカード制御方
式を提供することができる。
第１図は本発明の原理ブロック図、
第２図は装置本体のアドレス空間を示す図、第３図はプ
ログラムの内容を示す図、 第４図は本体装置とＲＯＭカードのアドレス空問を示す
図、 第５図はＲＯＭカード未実装の場合と実装の場合におけ
るプログラムのシーケンスの流れを示す図、 第６図は従来装置の構成例を示す図である。 第１図において、 １はＣＰＵ、 ４はアドレスバス、 ５はメモリ、 １０は装置本体、 １１はＲＯＭカード、 １１ａはＲＡＭ領域である。 特許出願人 富 士 通 株 式 会
礼式 理 人 弁理士 井
島 藤 冶外１名 本発明の原理ブロック図 貞写１３０ 第２ し］ ブロクラム■内容を示す一図 第３ 区 第４ 図 ］″ 「 （イ） 日○
Ｍカード実鼓萌第６ 四口
ログラムの内容を示す図、 第４図は本体装置とＲＯＭカードのアドレス空問を示す
図、 第５図はＲＯＭカード未実装の場合と実装の場合におけ
るプログラムのシーケンスの流れを示す図、 第６図は従来装置の構成例を示す図である。 第１図において、 １はＣＰＵ、 ４はアドレスバス、 ５はメモリ、 １０は装置本体、 １１はＲＯＭカード、 １１ａはＲＡＭ領域である。 特許出願人 富 士 通 株 式 会
礼式 理 人 弁理士 井
島 藤 冶外１名 本発明の原理ブロック図 貞写１３０ 第２ し］ ブロクラム■内容を示す一図 第３ 区 第４ 図 ］″ 「 （イ） 日○
Ｍカード実鼓萌第６ 四口
Claims (1)
- 【特許請求の範囲】 ＣＰＵ（１）及びメモリ（５）を内部に含む装置本体（
１０）とＲＯＭカード（１１）とをアドレスバス（４）
を介して接続する場合において、前記ＲＯＭカード（１
１）内にＲＡＭ領域（１１ａ）を設け、 当該ＲＡＭ領域（１１ａ）で装置本体（１０）内の一部
ＲＯＭ領域を置換し、 置換したＲＡＭの特定部分の内容をＲＯＭカード（１１
）内のＲＯＭ領域に格納されているデータで置換し、こ
の置換した内容でプログラムを実行するようにしたこと
を特徴とするＲＯＭカード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13604988A JPH01305427A (ja) | 1988-06-02 | 1988-06-02 | Ｒｏｍカード制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13604988A JPH01305427A (ja) | 1988-06-02 | 1988-06-02 | Ｒｏｍカード制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305427A true JPH01305427A (ja) | 1989-12-08 |
Family
ID=15165984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13604988A Pending JPH01305427A (ja) | 1988-06-02 | 1988-06-02 | Ｒｏｍカード制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305427A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5985545A (ja) * | 1982-11-09 | 1984-05-17 | Fujitsu Ltd | システムｒｏｍ内容修正処理方式 |
| JPS6040587A (ja) * | 1983-08-12 | 1985-03-02 | Canon Inc | メモリカ−ド |
| JPS62187942A (ja) * | 1986-02-13 | 1987-08-17 | Alps Electric Co Ltd | デバツグ制御処理方式 |
| JPS6320243B2 (ja) * | 1980-06-06 | 1988-04-27 | Hitachi Ltd |
-
1988
- 1988-06-02 JP JP13604988A patent/JPH01305427A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6320243B2 (ja) * | 1980-06-06 | 1988-04-27 | Hitachi Ltd | |
| JPS5985545A (ja) * | 1982-11-09 | 1984-05-17 | Fujitsu Ltd | システムｒｏｍ内容修正処理方式 |
| JPS6040587A (ja) * | 1983-08-12 | 1985-03-02 | Canon Inc | メモリカ−ド |
| JPS62187942A (ja) * | 1986-02-13 | 1987-08-17 | Alps Electric Co Ltd | デバツグ制御処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0341859B2 (ja) | ||
| AU645337B2 (en) | Method and apparatus for managing page zero memory accesses in a multi processor system | |
| US5511206A (en) | Microprocessor based computer with virtual memory space in overwritable memory | |
| JPH01305427A (ja) | Ｒｏｍカード制御方式 | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JPH0430062B2 (ja) | ||
| JPS6266336A (ja) | Ｖｍモ−ド変更装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS6339933B2 (ja) | ||
| JPS61211759A (ja) | マルチｃｐｕシステムにおける２ポ−トメモリ制御回路 | |
| JP2687679B2 (ja) | プログラム開発装置 | |
| JP2552287B2 (ja) | システムバス方式 | |
| JP3388518B2 (ja) | プログラム制御装置 | |
| JPS601663B2 (ja) | マイクロプログラム制御装置 | |
| JPS6145346A (ja) | Ｉｐｌシミユレ−ト処理装置 | |
| JPS63168760A (ja) | マルチマイクロプロセツサ方式 | |
| JPS5918787B2 (ja) | Ｔｌｂパ−テイシヨン方式 | |
| KR890016452A (ko) | 가상 컴퓨터 시스템의 정보 이송방법 | |
| JPH0573518A (ja) | メモリマツプドｃｐｕシステム | |
| Spruth | Trends in computer system structure and architecture | |
| JPH01305426A (ja) | Ｒｏｍカード制御方式 | |
| JPH056208B2 (ja) | ||
| Armitage | A virtualizable machine for multiprogrammed operation based on non-virtualizable microprocessors | |
| JPH02133851A (ja) | 通信制御装置 | |
| JPH03192445A (ja) | 仮想計算機システム |