JPS601663B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロプログラムにより制御される電子計算
機に関するものであり、さらに詳細には１つのマイクロ
プログラムを貯蔵するコントロールストレージによって
複数台の処理装置を制御するマイクロプログラム制御装
置に関するものである。

従来、１台の処理装置にはその処理装置専用のコントロ
ールストレージを持ち、それに貯蔵されたマイクロプロ
グラムによって処理装置の制御を行なっていた。

ところで、最近のマイクロコンピュータ等の発達により
、複数台の処理装瞳よりなる電子計算機が開発されるよ
うになった。この場合、処理装置は市販のマイクロコン
ピュータを使用する場合が多く、複数台の処理装置は同
一のものであり、単に実行するマイクロプログラムが異
なることによって各処理装置の機能を変えることになる
。マイクロプログラムの命令形式や、コントロールスト
レージに要求されるアクセスタイム等は複数台の処理装
置ですべて同じである。従って、このようなシステム構
成において、各処理装置に専用のコントロールストレー
ジを持たせることは次のような問題がある。｛１｝ サ
ブルーチン等複数台の処理装置で使用できるマイクロプ
ログラムを個々の処理装置に持たせる必要があり、コン
トロールストレージが余計に必要となる。

■ 最近のＬＳＩ技術の発達によりメモリの実装密度は
急速に高まりつつあり、１チップ４Ｋワードや１舷ワー
ドのメモリが開発されている。

このようなメモリをコントロールストレージとして使用
する場合、（例えば４ＫＷノチツプのメモリ）一合の処
理装置で必要となるワード数（例えば２ＫＷ）がチップ
のワード数以下となるケースが多い。この場合、残りの
歌Ｗは無駄になってしまう。本発明の目的は上記の欠点
をなくすため、コントロールストレージを複数台の処理
装置でシェアして使用できるようにすることにある。

しかして、本発明ではコントロールストレージのアドレ
スレジスタを複数個用意し、処理装置ごとに一つのコン
トロールストレージアドレスレジスタを対応づけるとと
もに、別に現在との処理装置からのアクセスサイクルか
を判別するポィンタレジス夕を設ける。

各コントロールストレージのアクセスはポィンタで指示
される処理装置のアドレスレジス夕を用いて行なわれ、
読み出されたデータはポィンタで指示される処理装置の
コントロールストレージデータレジス夕にセットされる
。さらに、その処理装置から次に実行するマイクロプロ
グラムのアドレスが出力され、該当するアドレスレジス
タにセットされる。ポインタは１アクセスサイクル毎に
更新されて次の処理装置を指示する。以下、図示の実施
例により本発明の内容を詳細に説明する。

第１図に本発明の一実施例を示す。

本実施例では＃１〜＃４の４台の処理装置３より構成さ
れており、個々の処理装置に対応してコントロールスト
レージ２のアドレスレジスタ１が用意されている。リン
グカウンタであるポインタレジスタ５で指示される処理
装置のアドレスレジスタを用いてコントロールストレー
ジの読み出しを行なう。読み出されたデータはポィンタ
５で指示される処理装置のデータレジスタ４にセットさ
れる。データレジスタ４にセットされたマイクロプログ
ラムはその処理装置で実行される。またその処理装置か
ら次に実行すべきマイクロプログラムのアドレスが送出
され、ポイント５で指示されるアドレスレジスタ１の一
つにセットされる。その後、ポィンタレジスタ（リング
カウンタ）５は１ビットシフトされ、次の処理装置のた
めのアクセスサイクルを開始する。第２図にコントロー
ルストレージ２のアクセスタイムと処理装置のマシンサ
イクルが等しい場合の各処理装置＃１〜＃４のアクセス
サイクルの処理サイクルの時間関係を示す。

この場合は各処理装置は１マシンサイクル毎に３マシン
サイクル分のダミー時間が入ることになる。一方、第３
図はコントロールストレージ２のアクセスタイムが処理
装置のマシンサイクルの４分の１の場合の時間関係を示
す。この場合、各処理装置はダミーサイクルを必要とせ
ずに処理を実行することができる。第４図は本発明を拡
張した他の一実施例を示す。

第１図との違いは、１ワードがポィンタ部１０とりンク
部９よりなるリンケージストレージ８と、リンケージレ
ジスター１が追加されていること、及びポインタレジス
タ５がリンクカウン夕でなく単なるレジスタであり、リ
ンケージストレ−ジ８のポイン夕部１０の出力がセット
されることが異なる。リンケージストレージ８のリンク
部９は次に読み出すべきリンケージストレージのアドレ
スを示し、ポィンタ部１０‘まコントロールストレージ
２のアクセスがどの処理装置に対するものであるかを示
す。このことにより、リンケージストレージ８の内容を
適当に設定しておくことにより、選択すべき処理装置３
の順序を任意に決めることができる。第５図はリンケー
ジストレージ８の内容により処理がどのように行なわれ
るかを示したものである。

第５図において、（１｝の例では、ワードーのポィンタ
部が処理装置＃１を、リンク部がワード２を示しており
、ワード２のポインタ部は処理装置＃２を、リンク部は
ワード３を示している。以下、ワード３、ワード４とり
ンクし、ワード４のリンク部はワード１を示しているの
で再びワードーへリンクし、以下、これのくり返しとな
る。■の例では、リンク構造は例ｍと同じくワード１→
ワード２→ワード３→ワード４→ワード１→以下同じと
なるが、ワード２とワード３のポィンタ部が処理装置＃
２を示しているので、処理装置＃２が２サイクル連続し
て行なわれる。脚の例では、リンクは自分自身を示して
いるため、常にワードーが読み出されることになる。ワ
ード１のポインタ部は処理装置＃１を示すので常に処理
装置＃１が実行され、他の処理装置はダミーサイクルと
なる。以上の様に、リンケージストレージ８の内容を種
々書き替えることにより、処理装置の選択の順序を種々
変えることが可能である。

なお、時間的制限のある処理を行なう場合は例糊のよう
にリンク構造を設定しておき、処理を必要としなくなっ
た処理装置はリンクからはずすことによりコントロール
ストレージを有効に使用することができる。以上説明し
た如く、本発明によれば、複数台の処理装置でコントロ
ールストレージをシェアして使用することができ、サブ
ルーチンのような共通に使用できるルーチンは個別に用
意する必要がないので、コントロールストレージの節約
ができる。

また、１チップ１腿Ｗ等の高密度メモリを使用した場合
に、一合の処理装置では使い切れずに無駄がでる可能性
があるが、本発明によれば複数台の処理装置で使用でき
るので、無駄なく大容量のメモリを使うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図。 第２図、第３図は第１図で示される実施例にもとづく処
理の時間関係を示す図。第４図は本発明を拡張した他の
一実施例を示す図。第５図は第４図で示される実施例に
もとづく処理の実行手順を示す図。１…アドレスストレ
ージ、２…コントロールストレージ、３・・・処理装置
、４・・・コントロールストレージデータレジスタ、５
…ポインタレジスタ、６・・・処理装置選択信号、７・
・・次アドレスバス、８…リンケージストレージ、９…
リンク部、１０…ポインタ部、１１…リンケージレジス
タ。 第２図 第３図 第１図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １ 複数台の処理装置と、各処理装置に共通なコントロ
   ールストレージと、コントロールストレージをアドレス
   付けする複数個のアドレスレジスタと、現在のコントロ
   ールストレージアクセスがどの処理装置に対するもので
   あるかを示すポインタレジスタからなり、ポインタレジ
   スタで指定されるアドレスレジスタを用いてコントロー
   ルストレージのアクセスを行ない、読み出されたデータ
   （マイクロプログラム）をポインタレジスタで指定され
   る処理装置へ送出し、指定された処理装置はこのデータ
   （マイクロプログラム）にもとづいて１マシンサイクル
   の実行を行ない、かつ次に実行すべきマイクロプログラ
   ムのコントロールストレージのアドレスを送出してアド
   レスレジスタへ書き込み、次いでポインタレジスタのポ
   インタの更新を行なうことを特徴とするマイクロプログ
   ラム制御装置。 ２ ポインタレジスタがリングカウンタであることを特
   徴とする特許請求の範囲１記載のマイクロプログラム制
   御装置。 ３ １ワードがポインタ部とリンク部よりなるリンケー
   ジストレージと、読み出すべきリンケージレジスタのア
   ドレスをセツトするリンケージレジスタとを設け、ポイ
   ンタレジスタのポインタの更新を上記リンケージストレ
   ージのポインタ部によって行なうことを特徴とする特許
   請求の範囲１記載のマイクロプログラム制御装置。