JPH04280331A - 読み出し専用リストアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報処理装置における
、柔軟なデータ構造の表現形式であるリスト構造データ
に対するアクセス方式に関し、特に固定データベース等
の読み出し専用の属性を持つリスト構造データに対する
読み出し専用リストアクセス方式に関する。

【０００２】

【従来の技術】一般に、リスト構造データは、メモリセ
ルを単位として、そのセル内にアドレスポインタが収容
され、アドレスポインタの連鎖によってリスト構造を表
現している。そして、このようなリスト構造によってメ
モリセルのアドレスは、メモリ空間内の任意の場所を占
めることになり、またリスト構造の終端にあるデータは
、メモリセル内に直接収容できる場合（例えば、単精度
の整数、文字等）を除き、メモリセルとは別のメモリ空
間に配置されている。このため、一つのリストを構成す
る複数のメモリセルは、メモリセル空間全体に分散し、
またリスト構造の終端のデータも、その型（文字列、配
列等）毎に収容するデータ空間内に分散して置かれるこ
とになる。

【０００３】

【発明が解決しようとする課題】従って、リストを出力
するときは、リスト構造を定められた順序（例えば、ア
ドレスポインタフィールドが２つの場合、着目したセル
自身、左のセル、右のセル、そして着目セルに戻るいう
操作を再帰的に繰り返す）でだどり、出力形式にしたが
って変換を施した上で、記録媒体に書き出さなければな
らない。また、入力の場合も、記録媒体から内部表現に
変換して、リスト構造を生成しながら読み込まなければ
ならず、記録媒体からの一括転送のみで入力処理を行う
ことができない。

【０００４】斯る入出力の手順は、リスト構造が読み出
し専用のリストであって、書き換えによる変更がない場
合であっても必要であり、このため、大規模な辞書等の
固定データベースをリスト構造で表現した場合、そのデ
ータベースの読み込みに多大の時間が費やされることに
なる。

【０００５】これを解決する方法として、リスト構造の
入出力領域を連続したメモリ空間に配置する方法が考え
られるが、アドレスポインタが絶対アドレス形式で表現
されているので入力時と出力時で同一の領域を割り当て
る必要があり、メモリ空間の有効利用の点から柔軟性に
欠けるという問題があった。さらに、リスト構造を無効
にした場合、データの無効を効率良く検出することがで
きないという問題があった。

【０００６】本発明の目的は、大容量の固定データベー
ス等の読み出し専用の属性を持つデータに対して、リス
ト構造による表現を可能とすることにより処理の柔軟性
を確保すると共に、リスト構造の入出力処理を、記憶媒
体とメモリ空間との転送処理のみで行う読み出し専用リ
ストアクセス方式を提供することにある。本発明の他の
目的は、一つのリストを無効にしたとき、そのリストへ
の全ての参照ポインタを書き換える操作を行うことなく
、参照ポインタの無効すなわちデータの無効を効率よく
検出できる読み出し専用リストアクセス方式を提供する
ことにある。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明では、メモリセルをアドレスポインタの連鎖
でつないだリスト構造データを処理する情報処理装置に
おいて、読み出し専用属性表示部と空間番号表示部とア
ドレス表示部からなるアドレスポインタを格納する手段
と、前記読み出し専用属性表示部が真であるか否かを判
定する手段と、前記空間番号で指定されるメモリ空間が
有効であるか否かを表示する手段と、読み出し専用リス
トが所定のメモリ空間に連続して配置されたメモリと、
前記判定手段が真であると判定し、前記表示手段が有効
であることに応答して、前記空間番号表示部の空間番号
と前記アドレス表示部のアドレスとに基づいて、前記メ
モリをアクセスするためのアドレスを生成する手段と、
前記判定手段が真であると判定し、前記表示手段が無効
であることに応答して、前記メモリへのアクセスを無効
とする手段を備えたことを特徴としている。

【０００８】

【作用】ポインタレジスタにセットされた読み出し専用
属性ビットを判定し、偽であれば、ポインタレジスタの
アドレスフィールドからのアドレス入力を選択して有効
アドレスとし、このアドレスで読み出し専用リストが記
憶されたメモリをアクセスする。ポインタレジスタの読
み出し専用属性ビットが真と判定されると、空間選択回
路は、ポインタレジスタの空間番号フィールドにセット
された空間番号に対応した再配置レジスタと空間有効フ
ラグを選択して、読みだす。読みだされた空間有効フラ
グが真であるとき、すなわち選択された空間が有効であ
るときは、再配置レジスタの内容とポインタレジスタの
アドレスフィールドとがアドレス加算器によって加算さ
れ、アドレスが生成され、生成されたアドレスで読み出
し専用リストが記憶されたメモリをアクセスする。選択
された空間が無効であるときは、空間無効の割り込み処
理が行われる。

【０００９】

【実施例】以下、本発明の一実施例を図面を用いて具体
的に説明する。図１は、本発明の実施例のブロック構成
図を示す。図において、ポインタレジスタ１はアドレス
ポインタ表現形式を格納するレジスタで、読み出し専用
属性ビットがセットされるフィールド１１と、空間番号
がセットされるフィールド１２と、アドレスがセットさ
れるフィールド１３からなる。複数の再配置レジスタ群
２と該レジスタに対応した空間有効フラグ群３が設けら
れ、ポインタレジスタ１のフィールド１２と選択回路４
が信号線１２１で接続され、選択回路４は、ポインタレ
ジスタ１のフィールド１２にセットされた空間番号に対
応した再配置レジスタ２と空間有効フラグ３を選択する
。

【００１０】アドレス加算器５は、ポインタレジスタ１
のアドレスフィールド１３の値と再配置レジスタ２の内
容を加算してアドレスを生成し、信号線５１を介して生
成されたアドレスをアドレス生成制御回路８に与える。 読み出し専用判定回路６は、ポインタレジスタ１の読み
出し専用属性ビット１１の真偽を判定する回路で、偽と
判定されたときは、読み出し専用判定回路６の出力信号
６１によって、アドレス生成制御回路８は、信号線１３
１を介したポインタレジスタ１のアドレスフィールド１
３からの入力を選択し、該アドレスフィールド１３の値
を有効アドレスとする。他方、読み出し専用属性ビット
１１が真のときは、読み出し専用判定回路６の出力信号
６１によって、アドレス生成制御回路８は、アドレス加
算器５からの入力を選択し、有効アドレスとする。この
有効アドレスによって、読み出し専用リストが記憶され
たメモリ１０がアクセスされる。

【００１１】空間有効フラグ３の出力は、信号線３１を
介して空間有効判定回路７に接続され、空間有効判定回
路７は、空間有効フラグ３の真偽を判定する。空間有効
フラグ３が真の場合、すなわち選択された空間が有効で
あり、再配置レジスタ２の内容が意味を持っているとき
は、再配置レジスタ２の内容とポインタレジスタ１のア
ドレスフィールド１３とをアドレス加算器５によって加
算し、アドレス生成制御回路８は、読み出し専用判定回
路６の出力信号６１によって、アドレス加算器５からの
入力を選択し、有効アドレスとする。

【００１２】空間有効フラグ３が偽の場合、すなわち選
択された空間が無効であり、再配置レジスタ２の内容が
無意味であるときは、空間有効判定回路７の出力７１が
割り込み制御回路９に送出され、空間無効の割り込み処
理が行われる。

【００１３】このように構成された本実施例の動作を説
明すると、ポインタレジスタ１の読み出し専用属性ビッ
ト１１が偽と判定されたときは、読み出し専用判定回路
６の出力信号６１によって、アドレス生成制御回路８は
、ポインタレジスタ１のアドレスフィールド１３からの
アドレス入力を選択して有効アドレスとし、このアドレ
スで読み出し専用リストが記憶されたメモリ１０をアク
セスする。

【００１４】一方、ポインタレジスタ１の読み出し専用
属性ビット１１が真のとき、空間選択回路４は、ポイン
タレジスタ１の空間番号フィールド１２にセットされた
空間番号に対応した再配置レジスタ２と空間有効フラグ
３を選択して、読みだす。そして、読みだされた空間有
効フラグ３が空間有効判定回路７によって判定され、空
間有効フラグ３が真、つまり選択された空間が有効であ
るときは、再配置レジスタ２の内容とポインタレジスタ
１のアドレスフィールド１３とがアドレス加算器５によ
って加算され、アドレスが生成される。アドレス生成制
御回路８は、読み出し専用判定回路６の出力信号６１に
よって、アドレス加算器５からのアドレス入力を選択し
、有効アドレスとし、このアドレスによって、読み出し
専用リストが記憶されたメモリ１０をアクセスする。

【００１５】読み出し専用属性ビット１１が真で、空間
有効フラグ３が偽のとき、つまり選択された空間が無効
であるときは、空間有効判定回路７の出力７１によって
割り込み制御回路９が働き、空間無効（参照しているリ
ストが無効）の割り込み処理が行われる。

【００１６】次に、具体例を用いて本実施例を更に詳細
に説明する。今、３個の読み出し専用リストａ，ｂ，ｃ
を、 ａ＝（Ａ　　Ｂ　　Ｃ） ｂ＝（Ｄ　　Ｅ） ｃ＝（Ｆ　　Ｇ　　Ｈ　　Ｉ） とし、ａ，ｂ，ｃを含むリストｄを、 ｄ＝（ａ　　ｂ　　ｃ）＝（（Ａ　　Ｂ　　Ｃ）（Ｄ　
　Ｅ）（Ｆ　　Ｇ　　Ｈ　　Ｉ）） とする。ここで、ＡからＣはリストａのデータであり、
Ｄ，Ｅはリストｂのデータ、ＦからＩはリストｄのデー
タである。

【００１７】図２は、メモリ上に展開されたリストｄの
内部表現を示す図である。リストｄの第１要素ａ（２０
１）は、読み出し専用属性ビット２０２が真（ビット“
１”）で、空間番号２０３がｍで、アドレスフィールド
２０４が相対アドレスで０であることを表している。 リストｄの第２要素ｂ（２０８）は、読み出し専用属性
ビット２０９が真（ビット“１”）で、空間番号２１０
がｍで、アドレスフィールド２１１が相対アドレスで３
であることを表し、リストｄの第３要素ｃ（２１５）は
、読み出し専用属性ビット２１６が真（ビット“１”）
で、空間番号２１７がｍで、アドレスフィールド２１８
が相対アドレスで０であることを表している。

【００１８】また、第１要素ａ（２０１）と第２要素ｂ
（２０８）とをつなぐポインタ２０５は、読み出し専用
属性ビット２０６が偽（ビット“０”）で、アドレスフ
ィールド２０７がｊとなっていて、第２要素ｂ（２０８
）と第３要素ｃ（２１５）とをつなぐポインタ２１２は
、読み出し専用属性ビット２１３が偽（ビット“０”）
で、アドレスフィールド２１４がｋとなっている。なお
、リストの終了２１９は、特別な表記（例えば、全ての
ビットがゼロ）となっている。

【００１９】このようなリストｄの一部または全部が命
令で指定され、ポインタレジスタ１にロードされる。例
えば、命令によって第１要素ａ（２０１）が指定される
と、第１要素ａの読み出し専用属性ビット２０２、空間
番号２０３、アドレスフィールド２０４がポインタレジ
スタ１にロードされ、前述したようにその内容に応じて
動作する。

【００２０】図３は、メモリ１０の空間ｍに配置された
読み出し専用リストａ，ｂを示す。３０１には、リスト
ａ，ｂのデータ（ＡからＥ）が連続して配置され、３０
２には、読み出し専用属性ビットと、空間番号ｍと、ア
ドレスフィールドが記入されている。

【００２１】図４は、メモリ１０の空間ｎに配置された
読み出し専用リストｃであり、４０１には、リストｃの
データ（ＦからＩ）が連続して配置され、４０２には、
読み出し専用属性ビットと、空間番号ｎと、アドレスフ
ィールドが記入されている。

【００２２】このように本実施例の読み出し専用リスト
は、リスト構造のデータ形式でありながら、連続したメ
モリ空間に配置できるので、記録媒体との転送処理のみ
で入出力処理を行うことが可能となる。なお、この場合
、入出力の対象となる空間番号を予め定めておく必要が
ある。なぜならば、記録媒体上へ空間番号を含むポイン
タが書きだされるからである。

【００２３】図２、図３において、命令によって、例え
ば第１要素ａがポインタレジスタ１にセットされたとす
る。第１要素ａの空間番号ｍで指定される再配置レジス
タｒｍの内容がαであり、空間有効フラグｆｍが“１”
であると、アドレス加算器５によって有効アドレスα（
α＋０）が生成され、該アドレスαで空間ｍがアクセス
され、データＡが読み出される。続いて、アドレスαの
フィールド３０２が読み出されてポインタレジスタ１に
セットされる。空間番号ｍで指定される再配置レジスタ
ｒｍと空間有効フラグｆｍが選択され、空間有効フラグ
ｆｍが“１”であるので、再配置レジスタｒｍの内容α
とフィールド３０２のアドレス１がアドレス加算器５に
よって加算されて、有効アドレスα＋１が生成され、該
アドレスα＋１でデータＢが読み出される。同様にして
、リストａでは、データＣまで読み出される。

【００２４】また、再配置レジスタｒｍ、ｒｎと空間有
効フラグｆｍ、ｆｎの働きにより、空間ｍ、ｎへのアク
セスは通常のリストへのアクセスと同様に次のように行
うことができる。すなわち、リストをたどる操作を行う
ときは、読み出し専用属性ビットとアドレスフィールド
からなるポインタ（２０５、２１２）を用いればよく、
空間がどこにあっても、また読み出し専用属性ビットの
真偽に係らずアクセスすることができる。

【００２５】さらに、本実施例では、他のリスト（上位
のリスト）から参照されている場合、空間を無効にする
ことにより、参照しているリストの無効を効率良く検出
できる。すなわち図４において、空間有効フラグｆｎを
偽（図の＊印）にすることにより、空間ｎが無効にされ
る。この操作により、リストｄ＝（ａ　　ｂｃ）からｃ
が解放され、リストｄの第３要素ｃは無効データとなる
。 従って、このような状態でリストｄの第３要素ｃにアク
セスすると、空間有効フラグｆｎが偽であることが空間
有効判定回路７で判定され、空間無効の割り込みとなる
。このように、本実施例によれば、一つのリストを一括
して解放したとき、そのリストへの全ての参照ポインタ
を書き換える操作をする必要がなく、また通常のリスト
構造アクセスの方法によってデータの無効を効率よく検
出することができる。

【００２６】

【発明の効果】以上、説明したように、本発明によれば
、リスト構造を構成するメモリセルおよび終端のデータ
が連続したメモリ空間に配置されるので、リスト構造の
入出力が記録媒体との一括転送のみで行うことが可能と
なり、以降のリスト処理におけるアクセスを通常のリス
ト構造と同一の方法で行うことができる。また、リスト
構造を無効にした場合、通常のリスト構造アクセスの方
法によってデータの無効を効率良く検出することができ
る。

【図面の簡単な説明】

【図１】本発明の実施例のブロック構成図である。

【図２】メモリ上に展開されたリストｄの内部表現を示
す図である。

【図３】メモリの空間ｍに配置された読み出し専用リス
トａ，ｂである。

【図４】メモリの空間ｎに配置された読み出し専用リス
トｃである。

【符号の説明】

１　　ポインタレジスタ ２　　再配置レジスタ群 ３　　空間有効フラグ群 ４　　選択回路 ５　　アドレス加算器 ６　　読み出し専用判定回路 ７　　空間有効判定回路 ８　　アドレス生成制御回路 ９　　割り込み制御回路 １０　　メモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　メモリセルをアドレスポインタの連鎖
   でつないだリスト構造データを処理する情報処理装置に
   おいて、読み出し専用属性表示部と空間番号表示部とア
   ドレス表示部からなるアドレスポインタを格納する手段
   と、前記読み出し専用属性表示部が真であるか否かを判
   定する手段と、前記空間番号で指定されるメモリ空間が
   有効であるか否かを表示する手段と、読み出し専用リス
   トが所定のメモリ空間に連続して配置されたメモリと、
   前記判定手段が真であると判定し、前記表示手段が有効
   であることに応答して、前記空間番号表示部の空間番号
   と前記アドレス表示部のアドレスとに基づいて、前記メ
   モリをアクセスするためのアドレスを生成する手段と、
   前記判定手段が真であると判定し、前記表示手段が無効
   であることに応答して、前記メモリへのアクセスを無効
   とする手段とを備えたことを特徴とする読み出し専用リ
   ストアクセス方式。