JPH0573518A - メモリマツプドｃｐｕシステム - Google Patents
メモリマツプドｃｐｕシステムInfo
- Publication number
- JPH0573518A JPH0573518A JP3237599A JP23759991A JPH0573518A JP H0573518 A JPH0573518 A JP H0573518A JP 3237599 A JP3237599 A JP 3237599A JP 23759991 A JP23759991 A JP 23759991A JP H0573518 A JPH0573518 A JP H0573518A
- Authority
- JP
- Japan
- Prior art keywords
- local
- cpu
- memory
- task
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】セグメンテーションされたプログラム中の個々
の独立なタスクを複数のＣＰＵに分配して並列に処理す
る。 【構成】ひとつのマスタＣＰＵが管理するメモリ空間
（図２の２１）上にあるセグメント（２９，３１，３
７）に対して他のスレーブＣＰＵ（２５）が管理するロ
ーカルメモリ（５３）をマッピングし、ＣＰＵ内部レジ
スタ（２５，４３，４４，４５，４６，４７，４８，４
９）の値を制御することによってひとつのＣＰＵとその
メモリ空間上にマッピングされたＣＰＵが個々の独立し
たタスクを並列に処理するマルチタスクシステムを構成
する。 【効果】上記により、マルチタスク用のプログラムの処
理速度が向上すると同時に、マスタＣＰＵがプログラム
の分配を管理するため、ソフトウェアの負担を軽減でき
る。
の独立なタスクを複数のＣＰＵに分配して並列に処理す
る。 【構成】ひとつのマスタＣＰＵが管理するメモリ空間
（図２の２１）上にあるセグメント（２９，３１，３
７）に対して他のスレーブＣＰＵ（２５）が管理するロ
ーカルメモリ（５３）をマッピングし、ＣＰＵ内部レジ
スタ（２５，４３，４４，４５，４６，４７，４８，４
９）の値を制御することによってひとつのＣＰＵとその
メモリ空間上にマッピングされたＣＰＵが個々の独立し
たタスクを並列に処理するマルチタスクシステムを構成
する。 【効果】上記により、マルチタスク用のプログラムの処
理速度が向上すると同時に、マスタＣＰＵがプログラム
の分配を管理するため、ソフトウェアの負担を軽減でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、仮想アドレス型式のプ
ログラムを処理するＣＰＵシステムに関し、特に複数の
ＣＰＵを有するマルチプロセッサのタスク処理に関す
る。
ログラムを処理するＣＰＵシステムに関し、特に複数の
ＣＰＵを有するマルチプロセッサのタスク処理に関す
る。
【０００２】
【従来の技術】従来の複数のＣＰＵからなるマルチプロ
セッサ型情報処理装置においては、各ＣＰＵは互いに並
列に接続され、タスクの分配はオペレーティングシステ
ムなどのソフトウェアによって制御されている。
セッサ型情報処理装置においては、各ＣＰＵは互いに並
列に接続され、タスクの分配はオペレーティングシステ
ムなどのソフトウェアによって制御されている。
【０００３】
【発明が解決しようとする課題】上述したように従来の
マルチプロセッサ型情報処理装置では、複数ＣＰＵの処
理能力を引き出すためにオペレーティングシステムなど
のソフトウェアをマルチプロセッサ対応に書き換えなけ
ればならない。
マルチプロセッサ型情報処理装置では、複数ＣＰＵの処
理能力を引き出すためにオペレーティングシステムなど
のソフトウェアをマルチプロセッサ対応に書き換えなけ
ればならない。
【０００４】また、シングルプロセッサ用のソフトウェ
アを処理した場合、ＣＰＵ１個の装置よりも処理速度が
遅くなるという欠点がある。
アを処理した場合、ＣＰＵ１個の装置よりも処理速度が
遅くなるという欠点がある。
【０００５】本発明の目的は、プログラム全体を保持す
るシステムメモリからひとつの独立したローカルタスク
を読み込んで保持するローカルメモリと、ローカルメモ
リ内のプログラムを処理しＣＰＵの信号をインタセプト
して処理結果を送るメモリマップされたＣＰＵとを有
し、ひとつのＣＰＵのメモリ空間上に他のＣＰＵをマッ
ピングし、メモリ空間の中のひとつのタスク領域の中だ
けで独立してメモリ空間内のひとつのタスクとして処理
を行うことにより、上記の欠点を解消し、マルチタスク
用のプログラムの処理速度を向上できると同時に、仮想
アドレス型式のプログラムであれば、マルチプロセッサ
用として特に書き直されたものでなくてもマルチプロセ
ッサとしての処理能力を実現でき、ソフトウェアの負担
を軽減できるメモリマップドＣＰＵシステムを提供する
ことにある。
るシステムメモリからひとつの独立したローカルタスク
を読み込んで保持するローカルメモリと、ローカルメモ
リ内のプログラムを処理しＣＰＵの信号をインタセプト
して処理結果を送るメモリマップされたＣＰＵとを有
し、ひとつのＣＰＵのメモリ空間上に他のＣＰＵをマッ
ピングし、メモリ空間の中のひとつのタスク領域の中だ
けで独立してメモリ空間内のひとつのタスクとして処理
を行うことにより、上記の欠点を解消し、マルチタスク
用のプログラムの処理速度を向上できると同時に、仮想
アドレス型式のプログラムであれば、マルチプロセッサ
用として特に書き直されたものでなくてもマルチプロセ
ッサとしての処理能力を実現でき、ソフトウェアの負担
を軽減できるメモリマップドＣＰＵシステムを提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明のメモリマップド
ＣＰＵシステムは、仮想アドレス型式に記述されたプロ
グラムを保持するシステムメモリと、システムメモリに
アクセスしてプログラムを処理する中央処理装置である
ＣＰＵとを有する情報処理装置のＣＰＵシステムにおい
て、プログラム中からひとつの独立したプログラム領域
のローカルタスクを読み込んで保持するローカルメモリ
と、ローカルメモリ内のプログラムをＣＰＵと独立して
処理しその結果または中間結果をローカルメモリ上に書
き込みＣＰＵがシステムメモリ内のローカルタスク処理
に移行することを検知してＣＰＵのシステムメモリに対
する信号をインタセプトしローカルメモリへアクセスさ
せてその処理結果をＣＰＵに読み込ませＣＰＵメモリ空
間上にマッピングされる前述のＣＰＵとは別のＣＰＵと
を有している。
ＣＰＵシステムは、仮想アドレス型式に記述されたプロ
グラムを保持するシステムメモリと、システムメモリに
アクセスしてプログラムを処理する中央処理装置である
ＣＰＵとを有する情報処理装置のＣＰＵシステムにおい
て、プログラム中からひとつの独立したプログラム領域
のローカルタスクを読み込んで保持するローカルメモリ
と、ローカルメモリ内のプログラムをＣＰＵと独立して
処理しその結果または中間結果をローカルメモリ上に書
き込みＣＰＵがシステムメモリ内のローカルタスク処理
に移行することを検知してＣＰＵのシステムメモリに対
する信号をインタセプトしローカルメモリへアクセスさ
せてその処理結果をＣＰＵに読み込ませＣＰＵメモリ空
間上にマッピングされる前述のＣＰＵとは別のＣＰＵと
を有している。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は本発明の一実施例のメモリマップド
ＣＰＵシステムのブロック図、図２は本実施例のメモリ
マップドＣＰＵシステムが行うメモリ制御の方法を示し
たブロック図である。
ＣＰＵシステムのブロック図、図２は本実施例のメモリ
マップドＣＰＵシステムが行うメモリ制御の方法を示し
たブロック図である。
【０００９】図１において、本発明の一実施例のメモリ
マップドＣＰＵシステムは、ＣＰＵ（中央処理装置）１
と、ローカルバス２と、処理ユニットａ３と、処理ユニ
ットｂ４と、ＣＰＵａ５と、ＣＰＵｂ６と、ローカルメ
モリａ７と、ローカルメモリｂ８と、ローカルＲＯＭａ
９と、ローカルＲＯＭｂ１０と、バスアービトレーショ
ン回路１１と、システムバス１２と、システムメモリ１
３と、システムＲＯＭ１４と、入出力装置１５とから構
成されている。
マップドＣＰＵシステムは、ＣＰＵ（中央処理装置）１
と、ローカルバス２と、処理ユニットａ３と、処理ユニ
ットｂ４と、ＣＰＵａ５と、ＣＰＵｂ６と、ローカルメ
モリａ７と、ローカルメモリｂ８と、ローカルＲＯＭａ
９と、ローカルＲＯＭｂ１０と、バスアービトレーショ
ン回路１１と、システムバス１２と、システムメモリ１
３と、システムＲＯＭ１４と、入出力装置１５とから構
成されている。
【００１０】ここで、ＣＰＵ１の接続されたローカルバ
ス２には、処理ユニットａ３と処理ユニットｂ４が接続
されている。ローカルバス２には、さらに多くの処理ユ
ニットを接続できるが、本実施例では、処理ユニットが
２個の場合を考える。
ス２には、処理ユニットａ３と処理ユニットｂ４が接続
されている。ローカルバス２には、さらに多くの処理ユ
ニットを接続できるが、本実施例では、処理ユニットが
２個の場合を考える。
【００１１】処理ユニットａ３は、ＣＰＵａ５と、ロー
カルメモリａ７と、ローカルＲＯＭａ９から成り、同様
に処理ユニットｂ４は、ＣＰＵｂ６とローカルメモリｂ
８とローカルＲＯＭｂ１０から成っている。
カルメモリａ７と、ローカルＲＯＭａ９から成り、同様
に処理ユニットｂ４は、ＣＰＵｂ６とローカルメモリｂ
８とローカルＲＯＭｂ１０から成っている。
【００１２】ＣＰＵ１は、ローカルバス２を通してシス
テムバス１２上に接続されているシステムメモリ１３、
システムＲＯＭ１４、入出力装置１５とデータのやりと
りを行い、ＣＰＵａ５，ＣＰＵｂ６は、それぞれローカ
ルメモリａ７、ローカルメモリｂ８とやりとりを行う。
また、ＣＰＵａ５，ＣＰＵｂ６は、ローカルバス２を通
してシステムメモリ１３、システムＲＯＭ１４、入出力
装置１５ともデータのやりとりを行う。
テムバス１２上に接続されているシステムメモリ１３、
システムＲＯＭ１４、入出力装置１５とデータのやりと
りを行い、ＣＰＵａ５，ＣＰＵｂ６は、それぞれローカ
ルメモリａ７、ローカルメモリｂ８とやりとりを行う。
また、ＣＰＵａ５，ＣＰＵｂ６は、ローカルバス２を通
してシステムメモリ１３、システムＲＯＭ１４、入出力
装置１５ともデータのやりとりを行う。
【００１３】システムメモリ１３の中には、仮想アドレ
ス型式のプログラムが存在し、多数の独立した個々のプ
ログラム（ローカルタスク）の集合と、各ローカルタス
クが共用できるプログラム（グローバルタスク）とが一
緒に保存されている。ＣＰＵ１は、それ自身の内部レジ
スタの値によって決まる特定アドレスの内容をシステム
メモリ１３から読み出し、処理を実行する。処理の中に
は、ＣＰＵ１の内部レジスタを更新するものがあり、そ
の更新によりＣＰＵ１の実行しているローカルタスクか
ら別のローカルタスクへタスクの切換え（タスククイッ
チ）が行われる。タスクスイッチを繰り返すことによ
り、システムメモリ１３中の複数のローカルタスクをＣ
ＰＵ１が少しづつ繰り返し、全てのローカルタスクにつ
いて処理を実行する。
ス型式のプログラムが存在し、多数の独立した個々のプ
ログラム（ローカルタスク）の集合と、各ローカルタス
クが共用できるプログラム（グローバルタスク）とが一
緒に保存されている。ＣＰＵ１は、それ自身の内部レジ
スタの値によって決まる特定アドレスの内容をシステム
メモリ１３から読み出し、処理を実行する。処理の中に
は、ＣＰＵ１の内部レジスタを更新するものがあり、そ
の更新によりＣＰＵ１の実行しているローカルタスクか
ら別のローカルタスクへタスクの切換え（タスククイッ
チ）が行われる。タスクスイッチを繰り返すことによ
り、システムメモリ１３中の複数のローカルタスクをＣ
ＰＵ１が少しづつ繰り返し、全てのローカルタスクにつ
いて処理を実行する。
【００１４】この時、ＣＰＵａ５は、ローカルバス２を
通してＣＰＵ１とシステムメモリ１３との間の制御信
号、アドレス信号を全て監視し、ＣＰＵ１の内部レジス
タに新しいローカルタスクの情報（ローカルタスクのス
タートアドレスとメモリ容量）が書き込まれた時、ＣＰ
Ｕａ５の内部レジスタに同じ情報をコピーし、また、そ
のローカルタスクの内容をシステムメモリ１３からロー
カルメモリａ７にコピーする。このようにしてＣＰＵａ
５は、ローカルメモリａ７にコピーされたローカルタス
クをＣＰＵ１とは独立に実行する。その後、ＣＰＵ１が
タスクスイッチを繰り返してＣＰＵａ５が実行している
ローカルタスクの処理に再び戻ってきて、そのローカル
タスクを読み出すためにシステムメモリ１３をアクセス
するとき、ＣＰＵａ５は、ローカルバス２を通してＣＰ
Ｕ１の動作をインタセプトしてＣＰＵ１をローカルメモ
リａ７にアクセスさせる。
通してＣＰＵ１とシステムメモリ１３との間の制御信
号、アドレス信号を全て監視し、ＣＰＵ１の内部レジス
タに新しいローカルタスクの情報（ローカルタスクのス
タートアドレスとメモリ容量）が書き込まれた時、ＣＰ
Ｕａ５の内部レジスタに同じ情報をコピーし、また、そ
のローカルタスクの内容をシステムメモリ１３からロー
カルメモリａ７にコピーする。このようにしてＣＰＵａ
５は、ローカルメモリａ７にコピーされたローカルタス
クをＣＰＵ１とは独立に実行する。その後、ＣＰＵ１が
タスクスイッチを繰り返してＣＰＵａ５が実行している
ローカルタスクの処理に再び戻ってきて、そのローカル
タスクを読み出すためにシステムメモリ１３をアクセス
するとき、ＣＰＵａ５は、ローカルバス２を通してＣＰ
Ｕ１の動作をインタセプトしてＣＰＵ１をローカルメモ
リａ７にアクセスさせる。
【００１５】この時、ＣＰＵａ５がそのローカルタスク
の処理を終了していれば、処理結果をローカルメモリａ
７を通してＣＰＵ１に読み込ませるし、まだ処理中であ
れば、ＣＰＵ１に、次のローカルタスクへのタスクスイ
ッチを起こさせてその間にローカルタスクの処理を続行
する。
の処理を終了していれば、処理結果をローカルメモリａ
７を通してＣＰＵ１に読み込ませるし、まだ処理中であ
れば、ＣＰＵ１に、次のローカルタスクへのタスクスイ
ッチを起こさせてその間にローカルタスクの処理を続行
する。
【００１６】このようにＣＰＵａ５は、システムメモリ
１３中のひとつのローカルタスクに置きかわるメモリマ
ップされた処理装置に相当し、ＣＰＵ１と組み合わせて
複数のタスクを同時に処理する。
１３中のひとつのローカルタスクに置きかわるメモリマ
ップされた処理装置に相当し、ＣＰＵ１と組み合わせて
複数のタスクを同時に処理する。
【００１７】さらに、ＣＰＵｂ６は、ＣＰＵａ５と同じ
機能を有する装置であり、もうひとつ別のローカルタス
クを同時に実行できる。この時、ＣＰＵａ５とＣＰＵｂ
６は、ローカルバス２を通して互いに相手の動作を監視
し、両方が同じローカルタスクを同時に実行しないよう
にしている。このようにして処理ユニットａ３、処理ユ
ニットｂ４、ＣＰＵ１の組み合わせにより、常に３つの
ローカルタスクを同時に実行する。
機能を有する装置であり、もうひとつ別のローカルタス
クを同時に実行できる。この時、ＣＰＵａ５とＣＰＵｂ
６は、ローカルバス２を通して互いに相手の動作を監視
し、両方が同じローカルタスクを同時に実行しないよう
にしている。このようにして処理ユニットａ３、処理ユ
ニットｂ４、ＣＰＵ１の組み合わせにより、常に３つの
ローカルタスクを同時に実行する。
【００１８】バスアービトレーション回路１１は、ＣＰ
Ｕ１，ＣＰＵａ５，ＣＰＵｂ６のうち複数が同時にシス
テムバス１２上の装置にアクセスするときにバス競合を
防いでバス制御権をいずれかひとつに与える機能と、シ
ステムメモリ１３に対して入出力装置１５などから不正
な書き込みがあった場合に、ローカルバス２を通してＣ
ＰＵａ５，ＣＰＵｂ６に信号を送って処理を無効化する
機能を有する。
Ｕ１，ＣＰＵａ５，ＣＰＵｂ６のうち複数が同時にシス
テムバス１２上の装置にアクセスするときにバス競合を
防いでバス制御権をいずれかひとつに与える機能と、シ
ステムメモリ１３に対して入出力装置１５などから不正
な書き込みがあった場合に、ローカルバス２を通してＣ
ＰＵａ５，ＣＰＵｂ６に信号を送って処理を無効化する
機能を有する。
【００１９】システムＲＯＭ１４は、ＣＰＵ１が実行す
るシステムバス１２上の装置の診断および初期化プログ
ラムを保持している。ローカルＲＯＭａ９は、ＣＰＵａ
５とローカルメモリａ７の診断および初期化プログラ
ム、ローカルＲＯＭｂ１０は、同様にＣＰＵｂ６および
ローカルメモリｂ８の診断および初期化プログラムをそ
れぞれ保持している。
るシステムバス１２上の装置の診断および初期化プログ
ラムを保持している。ローカルＲＯＭａ９は、ＣＰＵａ
５とローカルメモリａ７の診断および初期化プログラ
ム、ローカルＲＯＭｂ１０は、同様にＣＰＵｂ６および
ローカルメモリｂ８の診断および初期化プログラムをそ
れぞれ保持している。
【００２０】次に、図２を参照してプログラムの制御方
法について説明する。
法について説明する。
【００２１】図２において、本実施例のメモリ制御の方
法を示したブロック図は、主に、システムメモリ２１
と、ローカルメモリａ２２と、ローカルメモリｂ２３
と、ＣＰＵ内部レジスタ２４と、ＣＰＵａ内部レジスタ
２５と、ＣＰＵｂ内部レジスタ２６とから構成されてい
る。
法を示したブロック図は、主に、システムメモリ２１
と、ローカルメモリａ２２と、ローカルメモリｂ２３
と、ＣＰＵ内部レジスタ２４と、ＣＰＵａ内部レジスタ
２５と、ＣＰＵｂ内部レジスタ２６とから構成されてい
る。
【００２２】ここで、システムメモリ２１、ローカルメ
モリａ２２、ローカルメモリｂ２３は、それぞれ図１の
システムメモリ１３、ローカルメモリａ７、ローカルメ
モリｂ８の内容を図示したものである。
モリａ２２、ローカルメモリｂ２３は、それぞれ図１の
システムメモリ１３、ローカルメモリａ７、ローカルメ
モリｂ８の内容を図示したものである。
【００２３】また、ＣＰＵ内部レジスタ２４、ＣＰＵａ
内部レジスタ２５、ＣＰＵｂ内部レジスタ２６は、それ
ぞれ図１のＣＰＵ１，ＣＰＵａ５，ＣＰＵｂ６の内部の
レジスタ群である。
内部レジスタ２５、ＣＰＵｂ内部レジスタ２６は、それ
ぞれ図１のＣＰＵ１，ＣＰＵａ５，ＣＰＵｂ６の内部の
レジスタ群である。
【００２４】システムメモリ２１中には、仮想アドレス
型式のプログラムが保持されている。仮想アドレス型式
のプログラムは、ローカルタスクが存在するローカルタ
スク領域２７と、グローバルタスクおよびローカルタス
ク管理領域が存在するローカルタスク領域２８とから成
っている。
型式のプログラムが保持されている。仮想アドレス型式
のプログラムは、ローカルタスクが存在するローカルタ
スク領域２７と、グローバルタスクおよびローカルタス
ク管理領域が存在するローカルタスク領域２８とから成
っている。
【００２５】まず、ローカルタスク領域２７には、ロー
カルタスクａのプログラム本体２９（以下、ＬＴａ２９
と略す）、ローカルタスクｂのプログラム本体３０（以
下、ＬＴｂ３０と略す）、さらに、ＬＴａ２９の実行途
中結果や実行状態を保持しているタスクステート領域ａ
３１（以下、ＴＳａ３１と略す）、同タスクステート領
域ｂ３２（以下、ＴＳｂ３２と略す）がある。
カルタスクａのプログラム本体２９（以下、ＬＴａ２９
と略す）、ローカルタスクｂのプログラム本体３０（以
下、ＬＴｂ３０と略す）、さらに、ＬＴａ２９の実行途
中結果や実行状態を保持しているタスクステート領域ａ
３１（以下、ＴＳａ３１と略す）、同タスクステート領
域ｂ３２（以下、ＴＳｂ３２と略す）がある。
【００２６】これらのローカルタスクに関するメモリ領
域は、グローバルタスク領域２８内にマッピングされた
ディスクリプタによって管理されている。つまり、ＬＴ
ａ２９のスタートアドレスとメモリ容量をローカルタス
クディスクリプタａ３３（以下、ＬＴＤａ３３と略す）
が保持し、同様にローカルタスクディスクリプタｂ３４
（以下、ＬＴＤｂ３４と略す）がＬＴｂ３０の情報を、
タスクステートディスクリプタａ３５（以下、ＴＳＤａ
３５と略す）がＴＳａ３１を、タスクステートディスク
リプタｂ３６（以下、ＴＳＤｂ３６と略す）がＴＳｂ３
２をそれぞれ管理する。
域は、グローバルタスク領域２８内にマッピングされた
ディスクリプタによって管理されている。つまり、ＬＴ
ａ２９のスタートアドレスとメモリ容量をローカルタス
クディスクリプタａ３３（以下、ＬＴＤａ３３と略す）
が保持し、同様にローカルタスクディスクリプタｂ３４
（以下、ＬＴＤｂ３４と略す）がＬＴｂ３０の情報を、
タスクステートディスクリプタａ３５（以下、ＴＳＤａ
３５と略す）がＴＳａ３１を、タスクステートディスク
リプタｂ３６（以下、ＴＳＤｂ３６と略す）がＴＳｂ３
２をそれぞれ管理する。
【００２７】グローバルタスク領域２８の中には、これ
らの他にグローバルタスクのプログラム本体３７〜３９
（以下、ＧＴ３７〜３９と略す）とグローバルタスクを
管理するグローバルタスクディスクリプタ４０（以下、
ＧＴ４０と略す）、さらに、割り込み処理プログラムで
ある割り込みタスクセグメントのプログラム本体４１
（以下、ＩＴＳ４１と略す）とそれを管理する割り込み
タスクディスクリプタ４２（以下、ＩＴＤ４２と略す）
が保持されている。
らの他にグローバルタスクのプログラム本体３７〜３９
（以下、ＧＴ３７〜３９と略す）とグローバルタスクを
管理するグローバルタスクディスクリプタ４０（以下、
ＧＴ４０と略す）、さらに、割り込み処理プログラムで
ある割り込みタスクセグメントのプログラム本体４１
（以下、ＩＴＳ４１と略す）とそれを管理する割り込み
タスクディスクリプタ４２（以下、ＩＴＤ４２と略す）
が保持されている。
【００２８】ＧＴ３７〜３９には、各ローカルタスクに
対して共通の処理プログラム（オペレーティングシステ
ムのカーネル部）や基本入出力プログラムが含まれてお
り、各ローカルタスクからＧＴＤ４０を通してアクセス
することができるが、各ローカルタスクから別のローカ
ルタスクはアクセスできないようにＬＴＤａ３３、ＬＴ
Ｄｂ３４によって管理されている。
対して共通の処理プログラム（オペレーティングシステ
ムのカーネル部）や基本入出力プログラムが含まれてお
り、各ローカルタスクからＧＴＤ４０を通してアクセス
することができるが、各ローカルタスクから別のローカ
ルタスクはアクセスできないようにＬＴＤａ３３、ＬＴ
Ｄｂ３４によって管理されている。
【００２９】ＣＰＵ内部レジスタ２４の中には、実行し
ているタスクを管理する各ディスクリプタのアドレスを
保持するレジスタが存在している。つまり、ローカルタ
スクディスクリプタレジスタ４３（以下、ＬＴＤＲ４３
と略す）には、現在実行しているローカルタスク（この
場合ＬＴａ２９）を管理するＬＴＤａ３３のアドレスが
保持され、同様にタスクステートディスクリプタレジス
タ４４（以下、ＴＳＤＲ４４と略す）には、ＴＳＤａ３
５のアドレスが保持され、グローバルタスクディスクリ
プタレジスタ４５（以下、ＧＴＤＲ４５と略す）には、
ＬＴａ２９からアクセスするグローバルタスクを管理す
るＧＴＤ４０のアドレスが保持され、割り込み処理ディ
スクリプタレジスタ４６（以下、ＩＴＤＲ４６と略す）
には、ＣＰＵ１に対して割り込み要求が入力された際
に、ＣＰＵ１が実行すべきＩＴＳ４１を管理するＩＴＤ
４２のアドレスが保持されている。
ているタスクを管理する各ディスクリプタのアドレスを
保持するレジスタが存在している。つまり、ローカルタ
スクディスクリプタレジスタ４３（以下、ＬＴＤＲ４３
と略す）には、現在実行しているローカルタスク（この
場合ＬＴａ２９）を管理するＬＴＤａ３３のアドレスが
保持され、同様にタスクステートディスクリプタレジス
タ４４（以下、ＴＳＤＲ４４と略す）には、ＴＳＤａ３
５のアドレスが保持され、グローバルタスクディスクリ
プタレジスタ４５（以下、ＧＴＤＲ４５と略す）には、
ＬＴａ２９からアクセスするグローバルタスクを管理す
るＧＴＤ４０のアドレスが保持され、割り込み処理ディ
スクリプタレジスタ４６（以下、ＩＴＤＲ４６と略す）
には、ＣＰＵ１に対して割り込み要求が入力された際
に、ＣＰＵ１が実行すべきＩＴＳ４１を管理するＩＴＤ
４２のアドレスが保持されている。
【００３０】ＣＰＵ１は、ＣＰＵ内部レジスタ２４のこ
れらのアドレスに基づいてタスクの処理を行う。タスク
スイッチは、ＧＴ３７〜３９内部のプログラムによって
ＣＰＵ内部レジスタ２４の内容が新しいローカルタスク
の値に書き換えられるか、または、外部（タイマーな
ど）からの割り込み要求によってＩＴＳ４１の処理によ
りＣＰＵ内部レジスタ２４の内容が書き換えられるかの
いずれかで行われる。
れらのアドレスに基づいてタスクの処理を行う。タスク
スイッチは、ＧＴ３７〜３９内部のプログラムによって
ＣＰＵ内部レジスタ２４の内容が新しいローカルタスク
の値に書き換えられるか、または、外部（タイマーな
ど）からの割り込み要求によってＩＴＳ４１の処理によ
りＣＰＵ内部レジスタ２４の内容が書き換えられるかの
いずれかで行われる。
【００３１】さて、本実施例のメモリマップされたＣＰ
Ｕａ５、ＣＰＵｂ６（図１）は、各々内部にＣＰＵａ内
部レジスタ２５、ＣＰＵｂ内部レジスタ２６を持ってお
り、ＣＰＵ内部レジスタ２４の内容が、他のローカルレ
ジスタからＬＴａ２９にタスクスイッチを起こしたと
き、ＣＰＵａ内部レジスタ２５のＬＴＤＲａ４７，ＴＳ
ＤＲａ４８，ＧＴＤＲａ４９がそれぞれＬＴＤＲ４３，
ＴＳＤＲ４４，ＧＴＤＲ４５の値をコピーして保持す
る。続いてローカルメモリａ２２内にＬＴａ２９，ＴＳ
ａ３１，ＧＴ３７をそれぞれコピーしてＬＴａ５３，Ｔ
Ｓａ５４，ＧＴ５５を保持する。
Ｕａ５、ＣＰＵｂ６（図１）は、各々内部にＣＰＵａ内
部レジスタ２５、ＣＰＵｂ内部レジスタ２６を持ってお
り、ＣＰＵ内部レジスタ２４の内容が、他のローカルレ
ジスタからＬＴａ２９にタスクスイッチを起こしたと
き、ＣＰＵａ内部レジスタ２５のＬＴＤＲａ４７，ＴＳ
ＤＲａ４８，ＧＴＤＲａ４９がそれぞれＬＴＤＲ４３，
ＴＳＤＲ４４，ＧＴＤＲ４５の値をコピーして保持す
る。続いてローカルメモリａ２２内にＬＴａ２９，ＴＳ
ａ３１，ＧＴ３７をそれぞれコピーしてＬＴａ５３，Ｔ
Ｓａ５４，ＧＴ５５を保持する。
【００３２】ＧＴ５５は、ＬＴａ５３を処理する過程で
ＧＴ３８，ＧＴ３９などに更新されることがある。ＣＰ
Ｕａ５（図１）は、ローカルメモリａ２２内のＬＴａ５
３を実行しつつ中間結果やタスク実行中であることを示
すデータを随時ローカルメーモリａ２２内のＴＳａ５４
に書き込む。ＣＰＵ１がタスクスイッチを繰り返して再
びＬＴａ２９の処理に戻ってきた時、ＣＰＵａ５はＬＴ
ＤＲ４３とＬＴＤＲａ４７のスタートアドレスの値を比
較することで認識し、ＣＰＵ１がＬＴＤａ３３を通して
システムメモリ２１内のＬＴａ２９にアクセスするのを
インタセプトしてローカルメモリａ２２の方にアクセス
させる。ＬＴａ５３の処理がＣＰＵａ５によってすべて
終了していれば、ローカルメモリａ２２内のＴＳａ５４
の実行結果をそのままＣＰＵ１に読み込ませると同時
に、ＴＳａ３１を書き換える。未だ処理途中であれば、
ＧＴ５５によって示される次のローカルタスクへタスク
スイッチするようＣＰＵ内部レジスタ２４を書き換え
る。このような処理を連続的に行うことによってＣＰＵ
ａ５がＬＴａ２９の処理を行うと同時に、ＣＰＵ１がＬ
Ｔａ２９以外のタスク処理を次々と行う。ローカルメモ
リｂ２３とＣＰＵｂ内部レジスタ２６についても同様で
ＬＴＤＲｂ５０，ＴＳＤＲｂ５１，ＧＴＤＲｂ５２に
は、ＬＴＤｂ３４，ＴＳＤｂ３６，ＧＴ３８のアドレス
が保持され、ＣＰＵｂ６によってＬＴｂ３０が処理され
る。
ＧＴ３８，ＧＴ３９などに更新されることがある。ＣＰ
Ｕａ５（図１）は、ローカルメモリａ２２内のＬＴａ５
３を実行しつつ中間結果やタスク実行中であることを示
すデータを随時ローカルメーモリａ２２内のＴＳａ５４
に書き込む。ＣＰＵ１がタスクスイッチを繰り返して再
びＬＴａ２９の処理に戻ってきた時、ＣＰＵａ５はＬＴ
ＤＲ４３とＬＴＤＲａ４７のスタートアドレスの値を比
較することで認識し、ＣＰＵ１がＬＴＤａ３３を通して
システムメモリ２１内のＬＴａ２９にアクセスするのを
インタセプトしてローカルメモリａ２２の方にアクセス
させる。ＬＴａ５３の処理がＣＰＵａ５によってすべて
終了していれば、ローカルメモリａ２２内のＴＳａ５４
の実行結果をそのままＣＰＵ１に読み込ませると同時
に、ＴＳａ３１を書き換える。未だ処理途中であれば、
ＧＴ５５によって示される次のローカルタスクへタスク
スイッチするようＣＰＵ内部レジスタ２４を書き換え
る。このような処理を連続的に行うことによってＣＰＵ
ａ５がＬＴａ２９の処理を行うと同時に、ＣＰＵ１がＬ
Ｔａ２９以外のタスク処理を次々と行う。ローカルメモ
リｂ２３とＣＰＵｂ内部レジスタ２６についても同様で
ＬＴＤＲｂ５０，ＴＳＤＲｂ５１，ＧＴＤＲｂ５２に
は、ＬＴＤｂ３４，ＴＳＤｂ３６，ＧＴ３８のアドレス
が保持され、ＣＰＵｂ６によってＬＴｂ３０が処理され
る。
【００３３】ＣＰＵａ５とＣＰＵｂ６は互いのＬＴＤＲ
ａ４７とＬＴＤＲｂ５０を監視し合うことにより、両方
が同じローカルタスクを同時には実行しないように制御
されている。
ａ４７とＬＴＤＲｂ５０を監視し合うことにより、両方
が同じローカルタスクを同時には実行しないように制御
されている。
【００３４】また、システムメモリ２１内のあるアドレ
スに対して不正なデータ書き込みが起こり、そのアドレ
ス領域がローカルメモリａ２２、ローカルメモリｂ２３
に存在した時はＣＰＵａ５，ＣＰＵｂ６の処理は無効化
され、再びシステムメモリ２１からコピーが行われ、タ
スク処理が再開される。
スに対して不正なデータ書き込みが起こり、そのアドレ
ス領域がローカルメモリａ２２、ローカルメモリｂ２３
に存在した時はＣＰＵａ５，ＣＰＵｂ６の処理は無効化
され、再びシステムメモリ２１からコピーが行われ、タ
スク処理が再開される。
【００３５】このようにしてＣＰＵａ５，ＣＰＵｂ６
は、ＣＰＵ１のメモリ領域上にマッピングされ、それ自
体が仮想アドレス型式のプログラム中におけるひとつの
ローカルタスクとして振舞い、ＣＰＵ１の処理と並行し
て自分自身の管理するローカルタスクの処理を行う。
は、ＣＰＵ１のメモリ領域上にマッピングされ、それ自
体が仮想アドレス型式のプログラム中におけるひとつの
ローカルタスクとして振舞い、ＣＰＵ１の処理と並行し
て自分自身の管理するローカルタスクの処理を行う。
【００３６】
【発明の効果】以上説明したように、本発明のメモリマ
ップドＣＰＵシステムは、プログラム全体を保持するシ
ステムメモリからひとつの独立したローカルタスクを読
み込んで保持するローカルメモリと、ローカルメモリ内
のプログラムを処理しＣＰＵの信号をインタセプトして
処理結果を送るメモリマップされたＣＰＵとを有し、ひ
とつのＣＰＵのメモリ空間上に他のＣＰＵをマッピング
し、メモリ空間の中のひとつのタスク領域の中だけで独
立してメモリ空間内のひとつのタスクとして処理を行う
ことにより、マルチタスク用のプログラムの処理速度が
向上すると同時に、仮想アドレス型式のプログラムであ
れば、マルチプロセッサ用として特に書き直されたもの
でなくてもマルチプロセッサとしての処理能力を実現で
き、ソフトウェアの負担を軽減できるという効果があ
る。
ップドＣＰＵシステムは、プログラム全体を保持するシ
ステムメモリからひとつの独立したローカルタスクを読
み込んで保持するローカルメモリと、ローカルメモリ内
のプログラムを処理しＣＰＵの信号をインタセプトして
処理結果を送るメモリマップされたＣＰＵとを有し、ひ
とつのＣＰＵのメモリ空間上に他のＣＰＵをマッピング
し、メモリ空間の中のひとつのタスク領域の中だけで独
立してメモリ空間内のひとつのタスクとして処理を行う
ことにより、マルチタスク用のプログラムの処理速度が
向上すると同時に、仮想アドレス型式のプログラムであ
れば、マルチプロセッサ用として特に書き直されたもの
でなくてもマルチプロセッサとしての処理能力を実現で
き、ソフトウェアの負担を軽減できるという効果があ
る。
【図１】本発明の一実施例のメモリマップドＣＰＵシス
テムのブロック図である。
テムのブロック図である。
【図２】本実施例のメモリマップドＣＰＵシステムが行
うメモリ制御の方法を示したブロック図である。
うメモリ制御の方法を示したブロック図である。
１ ＣＰＵ（中央処理装置） ２ ローカルバス ３ 処理ユニットａ ４ 処理ユニットｂ ５ ＣＰＵａ ６ ＣＰＵｂ ７ ローカルメモリａ ８ ローカルメモリｂ ９ ローカルＲＯＭａ １０ ローカルＲＯＭｂ １１ バスアービトレーション回路 １２ システムバス １３ システムメモリ １４ システムＲＯＭ １５ 入出力装置 ２１ システムメモリ ２２ ローカルメモリａ ２３ ローカルメモリｂ ２４ ＣＰＵ内部レジスタ ２５ ＣＰＵａ内部レジスタ ２６ ＣＰＵｂ内部レジスタ ２７ ローカルタスク領域 ２８ グローバルタスク領域 ２９ ローカルタスクａのプログラム本体（ＬＴａ） ３０ ローカルタスクｂのプログラム本体（ＬＴｂ） ３１ タスクステート領域ａ（ＴＳａ） ３２ タスクステート領域ｂ（ＴＳｂ） ３３ ローカルタスクディスクリプタａ（ＬＴＤａ） ３４ ローカルタスクディスクリプタｂ（ＬＴＤｂ） ３５ タスクステートディスクリプタａ（ＴＳＤａ） ３６ タスクステートディスクリプタｂ（ＴＳＤｂ） ３７，３８，３９ グローバルタスクのプログラム本
体（ＧＴ） ４０ グローバルタスクディスクリプタ（ＧＴＤ） ４１ 割り込みタスクセグメントのプログラム本体
（ＩＴＳ） ４２ 割り込みタスクディスクリプタ（ＩＴＤ） ４３ ローカルタスクディスクリプタレジスタ（ＬＴ
ＤＲ） ４４ タスクステートディスクリプタレジスタ（ＴＳ
ＤＲ） ４５ グローバルタスクディスクリプタレジスタ（Ｇ
ＴＤＲ） ４６ 割り込みタスクディスクリプタレジスタ（ＩＴ
ＤＲ） ４７ ローカルタスクディスクリプタレジスタａ（Ｌ
ＴＤＲａ） ４８ タスクステートディスクリプタレジスタａ（Ｔ
ＳＤＲａ） ４９ グローバルタスクディスクリプタレジスタａ
（ＧＴＤＲａ） ５０ ローカルタスクディスクリプタレジスタｂ（Ｌ
ＴＤＲｂ） ５１ タスクステートディスクリプタレジスタｂ（Ｔ
ＳＤＲｂ） ５２ グローバルタスクディスクリプタレジスタｂ
（ＧＴＤＲｂ） ５３ ローカルタスクａ（ＬＴａ） ５４ タスクステート領域ａ（ＴＳａ） ５５ グローバルタスク（ＧＴ）
体（ＧＴ） ４０ グローバルタスクディスクリプタ（ＧＴＤ） ４１ 割り込みタスクセグメントのプログラム本体
（ＩＴＳ） ４２ 割り込みタスクディスクリプタ（ＩＴＤ） ４３ ローカルタスクディスクリプタレジスタ（ＬＴ
ＤＲ） ４４ タスクステートディスクリプタレジスタ（ＴＳ
ＤＲ） ４５ グローバルタスクディスクリプタレジスタ（Ｇ
ＴＤＲ） ４６ 割り込みタスクディスクリプタレジスタ（ＩＴ
ＤＲ） ４７ ローカルタスクディスクリプタレジスタａ（Ｌ
ＴＤＲａ） ４８ タスクステートディスクリプタレジスタａ（Ｔ
ＳＤＲａ） ４９ グローバルタスクディスクリプタレジスタａ
（ＧＴＤＲａ） ５０ ローカルタスクディスクリプタレジスタｂ（Ｌ
ＴＤＲｂ） ５１ タスクステートディスクリプタレジスタｂ（Ｔ
ＳＤＲｂ） ５２ グローバルタスクディスクリプタレジスタｂ
（ＧＴＤＲｂ） ５３ ローカルタスクａ（ＬＴａ） ５４ タスクステート領域ａ（ＴＳａ） ５５ グローバルタスク（ＧＴ）
Claims (1)
- 【請求項１】 仮想アドレス型式に記述されたプログラ
ムを保持するシステムメモリと、前記システムメモリに
アクセスしてプログラムを処理する中央処理装置である
ＣＰＵとを有する情報処理装置のＣＰＵシステムにおい
て、前記プログラム中からひとつの独立したプログラム
領域のローカルタスクを読み込んで保持するローカルメ
モリと、前記ローカルメモリ内のプログラムを前記ＣＰ
Ｕと独立して処理しその結果または中間結果を前記ロー
カルメモリ上に書き込み前記ＣＰＵが前記システムメモ
リ内のローカルタスク処理に移行することを検知して前
記ＣＰＵのシステムメモリに対する信号をインタセプト
し前記ローカルメモリへアクセスさせてその処理結果を
前記ＣＰＵに読み込ませ前記ＣＰＵメモリ空間上にマッ
ピングされる前記ＣＰＵとは別のＣＰＵとを有すること
を特徴とするメモリマップドＣＰＵシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237599A JPH0573518A (ja) | 1991-09-18 | 1991-09-18 | メモリマツプドｃｐｕシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3237599A JPH0573518A (ja) | 1991-09-18 | 1991-09-18 | メモリマツプドｃｐｕシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573518A true JPH0573518A (ja) | 1993-03-26 |
Family
ID=17017711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3237599A Pending JPH0573518A (ja) | 1991-09-18 | 1991-09-18 | メモリマツプドｃｐｕシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573518A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058744B2 (en) | 2001-05-18 | 2006-06-06 | Nec Corporation | Cluster system, computer and program |
| WO2007138735A1 (ja) * | 2006-05-25 | 2007-12-06 | Sony Computer Entertainment Inc. | マルチプロセッサシステム、ライブラリモジュール、および描画処理方法 |
-
1991
- 1991-09-18 JP JP3237599A patent/JPH0573518A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7058744B2 (en) | 2001-05-18 | 2006-06-06 | Nec Corporation | Cluster system, computer and program |
| WO2007138735A1 (ja) * | 2006-05-25 | 2007-12-06 | Sony Computer Entertainment Inc. | マルチプロセッサシステム、ライブラリモジュール、および描画処理方法 |
| JP2007316940A (ja) * | 2006-05-25 | 2007-12-06 | Sony Computer Entertainment Inc | マルチプロセッサシステム、ライブラリモジュール、および描画処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274789A (en) | Multiprocessor system having distributed shared resources and dynamic and selective global data replication | |
| US5706514A (en) | Distributed execution of mode mismatched commands in multiprocessor computer systems | |
| US8151275B2 (en) | Accessing copy information of MMIO register by guest OS in both active and inactive state of a designated logical processor corresponding to the guest OS | |
| EP0192944B1 (en) | Data processing system with a main processor and a co-processor sharing the same resources | |
| US7376949B2 (en) | Resource allocation and protection in a multi-virtual environment | |
| US10176007B2 (en) | Guest code emulation by virtual machine function | |
| AU595224B2 (en) | Improved virtual memory computer system | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPH04353947A (ja) | メモリページ特性タグ付けシステム | |
| JP2004258840A (ja) | 仮想化されたｉ／ｏデバイスをもつ計算機システム | |
| US5765195A (en) | Method for distributing interprocessor interrupt requests via cache memory coherency mechanisms | |
| EP0619899B1 (en) | Software control of hardware interruptions | |
| JPH0573518A (ja) | メモリマツプドｃｐｕシステム | |
| JP3585510B2 (ja) | プログラム実行管理装置及びプログラム実行管理方法 | |
| JPH03656B2 (ja) | ||
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JP2864496B2 (ja) | 多重処理計算機 | |
| JPS6336012B2 (ja) | ||
| JPS5850383B2 (ja) | 情報処理装置 | |
| JP2573255B2 (ja) | データキャッシュ制御方式 | |
| JP2005056017A (ja) | 情報処理装置 | |
| JPH04291642A (ja) | キャッシュ制御方式 | |
| JPS6145346A (ja) | Ｉｐｌシミユレ−ト処理装置 | |
| CA2383747C (en) | Virtual addressing buffer circuit | |
| JP3595131B2 (ja) | プラント制御システム |