JPS61264437A - 計算機ア−キテクチユア制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 一台の実計算機を異なる複数のアーキテクチュアの計算
機として動的に切替える際、マシンモードにより命令実
行マイクロルーチンの入口をアーキテクチュアに対応さ
せて自動的に切替えるように制御する。

〔産業上の利用分野〕

本発明は、命令をマイクロルーチンを用いて実行する計
算機の制御方式に関するものであり、特に仮想計算機シ
ステムにおいて、命令実行マイクロルーチンを切替える
制御方式に関する。

〔従来の技術〕

一台の計算機上に異なる複数のアーキテクチュアを実現
する手法として、一般に仮想計算機方式が用いられてい
る。

第４図は、仮想計算機制御の１例におけるメモリ空間の
状態を示すメモリマツプである。図中の４０が主記憶、
４１．４２．４３はそれぞれ異なるアーキテクチュアが
走行する分割された領域（Ｄｏｍａｉｎ）を示している
。

領域４１は、実計算機と直結して仮想計算機を制御する
Ｈｙｐｅｒｖｉｓｏｒ　（以後、ＨＹＰと略称）と呼ば
れる制御機能の処理空間であり、システム全体を管理す
るプログラムが置かれる。

領域４２および４３は、それぞれアーキテクチュアの異
なる仮想計算機ＶＭ、およびＶＭ、の処理空間であり２
機械語によるＯ８およびユーザプログラムが置かれてい
る。ＶＭ、およびＶＭ、のプログラムは、タイムスライ
ス（時分割）により並行して処理される。

このような複数の仮想計算機を実計算機上で切替えて走
行させる動作モードは、ＲＶＭモードと呼ばれる。

ＨＹＰには、　Ｃｏｎｔｒｏｌ　Ｐｒｏｇｒａｍ　　（
以後ＣＰと略称）が搭載され、Ｉ１０アクセスの一括管
理やタスクの切替え等のシステム全体の制御を行ってい
や・ 一般に、１つの実計算機上で走行させる各仮想計算機Ｖ
　Ｍ　＋　、　Ｖ　Ｍ　ｚのアーキテクチュアは大部分
が似かよっており、命令体系も、システム命令系は異な
るが、一般命令系は同じという場合が多い。たとえば、
基本（Ｎａｔｉｖｅ）モデルと拡張（Ｅｘｔｅｎｄ）モ
デルとの関係がそれである。

以下、ＶＭ、、ｖＭｚのアーキテクチュアが基本モデル
と拡張モデルとである場合を例にとり説明する。

拡張モデルは、基本モデルのアーキテクチュアをレベル
アップしたものであるから１通常、記憶容量の増大や、
高速演算機構の付加などとともに。

たとえばロードＰＳＷ命令などの一部のシステム命令が
変更されているのが普通である。

また各命令は、それぞれマイクロプログラムによる一つ
のルーチン（以後、命令実行マイクロルーチンと略称）
として組まれて、制御記憶内に格納されている。

このため、あるＶＭのプログラム処理中にシステム命令
が発行された場合、処理空間をＨＹＰに切り替え、ＣＰ
がＶＭ、のモデルを識別して、そのモデルに対応する命
令実行マイクロルーチンを選択し、実行させるようにし
ている。

第５図は、基本モデルおよび拡張アーキテクチュアにお
ける命令および命令実行マイクロルーチンの対応の具体
例を示したものである。基本モデルおよび拡張モデルの
それぞれについて、Ｌはロード命令、ＳＴはストア命令
、ＬＰＳＷ命令を表している。

Ｌ命令およびＳＴ命令は一般命令であり、システム拡張
の影響を受けないので、基本モデルおよび拡張モデルの
両アーキテクチェアにおける命令実行用のＬマイクロル
ーチンおよびＳＴマイクロルーチンは同じものである。

これに対して、ＬＰＳＷ命令はシステム命令であり、シ
ステム拡張の影響を受けているため２両アーキテクチュ
アにおけるＬ　　ＰＳＷマイクロルーチンは相違してい
る。

このような基本モデルと拡張モデルなどのアーキテクチ
ュア種別の識別は２一般に拡張制御レジスタ（ＥＣＲと
略称）と呼ばれる制御レジスタに設定されているマシン
モードビット情報によって行われる。

〔発明が解決しようとする問題点〕

複数の仮想計算機を対象とする従来の仮想計算機制御で
は５　システム命令が発行されるごとに仮想計算機のア
ーキテクチュア種別を識別して、多数の命令実行マイク
ロルーチンの中から対応する一つの命令実行マイクロル
ーチンを選択する手続きが必要とされる。

この場合、各アーキテクチュアごとに、命令実行マイク
ロルーチンを独立に設ける方式では、制御は簡単となる
が、制御記憶の必要容量が大きくなるという問題があっ
た。これに対して、各アーキテクチュア間で共通の命令
実行マイクロルーチンを共用させる方式では、命令実行
ごとにアーキテクチュアを識別して、命令実行マイクロ
ルーチンが共用か固有かを判定し、固有の場合には対応
する命令実行マイクロルーチンを選択する制御が必要と
なり、オーバーヘッドが大きくなって、処理速度が遅く
なるという問題があった。

〔問題点を解決するための手段〕

本発明は、命令のオペレーションコードと制御記憶の命
令実行マイクロルーチンとの対応を与えるアドレス変換
テーブルを仮想計算機のアーキテクチュア種別数だけ設
け、このアドレステーブルを、実行中の仮想計算機のア
ーキテクチュアを表示する情報に基づいて、自動的に切
替えるようにしたものである。

第１図は９本発明の原理を例示的に示す構成図である。

図において、１はＯＰコードレジスタ。

２は拡張制御レジスタ、３はテーブルアドレスレジスタ
、４はアドレス変換テーブル、５は制御記憶アドレスレ
ジスタ、６は制御記憶、７はマイクロ命令レジスタを表
す。

ＯＰコードレジスタ１には、実行される命令の８ビツト
のＯＰコードが設定される。

拡張制御レジスタ２は１ビツトのマシンモードビットを
有し、基本および拡張の２種類のアーキテクチュアを識
別可能にする。

テーブルアドレスレジスタ３の上位２ビツトには拡張制
御レジスタ２のマシンモードビットと追加の制御ビット
とを設定され、その下位８ビツトにはＯＰコードレジス
タ１の８ビツトのＯＰコードを設定される。

アドレス変換テーブル４は、たとえばＲＯＭ上に設けら
れたテーブルで、四つのゾーンに分割され、それぞれの
ゾーンは２５６のエントリを含む。

各エントリには、制御記憶の命令実行マイクロルーチン
のエントリアドレスが登録されている。四つのゾーンは
、テーブルアドレスレジスタ３の上位２ビツトにより選
択され、さらに下位８ビツト（ＯＰコード）により、ゾ
ーン内の一つのエントリが選択され、その内容の制御記
憶エントリアドレスが読み出される。

Ｈ御記憶アドレスレジスタ５には、アドレス変換テーブ
ル４から読み出された制御記憶エントリアドレスが設定
され、制御記憶６がアクセスされる。

制御記憶６には各アーキテクチュアの仮想計算機により
共用される命令実行マイクロルーチンと。

特定のアーキテクチュアに固有の命令実行マイクロルー
チンが並列に格納されている。

制御記憶エントリアドレスにより、アクセスされた命令
実行マイクロルーチンの順次のマイクロ命令は、マイク
ロ命令レジスタ７に読み出され。

実行される。

〔作用〕

走行する仮想計算機のアーキテクチュアが変更されると
、それに応じてマシンモードビットの値が変更されるの
で、テーブルアドレスレジスタ３の上位２ビツトの値は
自動的に更新される。

これにより、アドレス変換テーブル４のゾーンが切替え
られ、現在のアーキテクチュアに対応する命令実行マイ
クロルーチンの制御記憶エントリアドレスが自動的に得
られるので、モード判定等の処理が不要となり、命令実
行マイクロルーチンの共用制御も簡単となる。

〔実施例〕

第２図は１本発明の１実施例の構成図である。

図において、３はテーブルアドレスレジスタ。

４はアドレス変換テーブル、６は制御記憶である。

これらは第１図に示されている同一参照番号の要素と同
じものである。

アドレス変換テーブル４は、四つのゾーン４１ないし４
４に分割され、テーブルアドレスレジスタ３の上位２ビ
ツトａｏ＋ａｌにより選択される。

ゾーン４１は基本モデルのモードの場合に使用され、ゾ
ーン４２は基本モデルに高速演算機構Ｈ３Ａが付加され
ているモードの場合に使用される。

またゾーン４３は拡張モデルのモードの場合に使用され
、ゾーン４４は拡張モデルに高速演算機構ＩＳＡが付加
されている場合に使用される。

制御記憶６の６１ないし６４には、四つの命令の命令実
行マイクロルーチンの例が示されている。

共通命令■用命令実行マイクロルーチン６１は。

共通命令■が発行されたとき、共通命令■に対応してア
ドレス変換テーブル４のＨ３Ａなしの基本あるいは拡張
モデル用のゾーン４１あるいは４３から読み出されるエ
ントリアドレスによって共通にポイントされる。

共通命令■用命令実行マイクロルーチン６２は。

共通命令■が発行されて、Ｈ３Ａ付きの基本モデルある
いは拡張モデル用のゾーン４２あるいは４４から読み出
されるエントリアドレスにより共通にポイントされる。

固有命令■用命令実行マイクロルーチン６２および固有
命令■用命令実行マイクロルーチン６４は、それぞれ固
有命令■、■によりＨ３Ａなしの基本モデル用ゾーン４
１および拡張モデル用ゾーン４３から読み出されるエン
トリアドレスによりポイントされる。

第３図は、アドレス変換テーブル４のゾーンを切替える
テーブルアドレスレジスタ３の上位２ビツトａＯ＋ａｌ
を設定するゾーン制御回路の構成例を示したものである
。

図において、３１ないし３４はラッチ、３５および３６
はＡＮＤゲート、３７および３８はＯＲゲート、３９は
論理表、Ｈ３Ａは高速演算機構。

ＨＸＡはハード拡張モードを表す。

ラッチ３１は、拡張モード時に“１″に設定され、ＲＶ
ＭモードでもＶＭモードでもないときに。

ＨＭＡ−ａｏ　−１にする。

ラッチ３２は、ＲＶＭ−ＶＭモードに拡張制御レジスタ
ＥＣＲのマシンモードビットにより１”に設定され、Ｈ
ＭＡ−ａｏ　＝１にする。ＥＣＲのマシンモードビット
はＣＰにより設定される。

ラッチ３３は、マイクロプログラムによりｌ”に設定さ
れｒ　　８０−１にする。

ラッチ３４は、マシンモードが基本モードか拡張モード
かに拘わらず、Ｈ３Ａが付加されているとき、マイクロ
プログラムにより“１″に設定され、ａ＋＝１にする。

このようにして、論理表３９に示す制御が可能となる。

特にアーキテクチュアを基本モデルと拡張モデルとにタ
イムスライスにより交互に切替えるＲＶＭモードでは、
ＣＰによる拡張制御レジスタのマシンモードビットの変
更にしたがって命令実行マイクロルーチンのエントリア
ドレスを動的に切替えることができる。

〔発明の効果〕

本発明によれば、アーキテクチュアの動的な変更に応じ
て、命令と命令実行マイクロルーチンとの対応を実時間
で動的に切替えることができる。

命令実行マイクロルーチンを複数のアーキテクチュアで
共用することも個別に使用することも簡単に行うことが
でき、また一部を共用とすることも容易である。本発明
の場合、マシンモードの判定は不要であり、しかも制御
記憶における命令実行マイクロルーチンは重複格納され
ないから記憶容量の効率的使用が可能となる。

【図面の簡単な説明】

第１図は本発明の原理的構成図、第２図は本発明の１実
施例の構成図、第３図はゾーン制御回路の実施例構成図
、第４図は仮想記憶制御におけるメモリマツプの説明図
、第５図は基本モデルおよび拡張モデルと命令および命
令実行マイクロルーチンとの対応説明図である。 第１図において。 １：ＯＰコードレジスタ ２：拡張制御レジスタ ３：テーブルアドレスレジスタ ４ニアドレス変換テーブル ５：制御記憶アドレスレジスタ

Claims (1)

1. 【特許請求の範囲】 異なる複数のアーキテクチュアの計算機を仮想計算機化
   して動作させるマイクロプログラム方式の計算機におい
   て、 異なる複数のアーキテクチュアの計算機のそれぞれで用
   いられる命令の命令実行マイクロルーチンを制御する制
   御記憶（６）と、 異なる複数のアーキテクチュアの計算機のそれぞれのア
   ーキテクチュアに対応づけたゾーンを有し、各ゾーンに
   は、対応するアーキテクチュアの計算機で用いられる命
   令を制御記憶内の命令実行マイクロルーチンのエントリ
   アドレスに変換する情報が置かれているアドレス変換テ
   ーブル（４）とをそなえ、 動作中の計算機のアーキテクチュアを動的に表示するマ
   シンモード情報に基づいて、アドレス変換テーブル（４
   ）の使用ゾーンを切替えることを特徴とする計算機アー
   キテクチュア制御方式。