JPS6065342A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6065342A JPS6065342A JP58173623A JP17362383A JPS6065342A JP S6065342 A JPS6065342 A JP S6065342A JP 58173623 A JP58173623 A JP 58173623A JP 17362383 A JP17362383 A JP 17362383A JP S6065342 A JPS6065342 A JP S6065342A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- mode
- instructions
- command
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（△）発明の技術分野
本発明は、マイクロコンピュータ、管に例えば８ビツト
・バス１ｔどのマイクロコンピュータにおい゛Ｃ，モー
ド切４（“！指示命令と複数モード実行命令とを用意し
、ユーザの希望に１致した命令実行を行わせ１するよう
にしたマイクロコンピュータに関するものである。
・バス１ｔどのマイクロコンピュータにおい゛Ｃ，モー
ド切４（“！指示命令と複数モード実行命令とを用意し
、ユーザの希望に１致した命令実行を行わせ１するよう
にしたマイクロコンピュータに関するものである。
（ｎ） 技術の背景と問題点
本発明はそれに限られるもので（よないが、比較的小）
、す、（ゞ【のコンビ＝−り９例えば８ビット・バスな
どのマイクロコンピュータＩｃおいテハ。
、す、（ゞ【のコンビ＝−り９例えば８ビット・バスな
どのマイクロコンピュータＩｃおいテハ。
１６（上位４ビツト）Ｘ１６（下位４ビツト）の２５６
通りの命冷しが消されてなく、使用命令数に制約がある
。また、ユーザ１１１ｊがもみれば、メーカにおいて使
用ｎＪ’ ＊ｉｌｉどさＪ＋た命令ｒ！ｉ’のうもの幾
つかは必ザどしないもので、り〕す、逆に上記以外の命
令があることを希望すイ）ことがある。
通りの命冷しが消されてなく、使用命令数に制約がある
。また、ユーザ１１１ｊがもみれば、メーカにおいて使
用ｎＪ’ ＊ｉｌｉどさＪ＋た命令ｒ！ｉ’のうもの幾
つかは必ザどしないもので、り〕す、逆に上記以外の命
令があることを希望すイ）ことがある。
（０発明の目的と宿成
本発明は上記の希望に対処できるようにすることを目的
としており９本発明のマイクロコンピ−タは、プログラ
ム中に記述されている命令をｌ１ｌｉ’ｉ次訳出して当
該命令によって指示される処理を実行してゆくマイクロ
コンピュータにおいて、実行によって命令モード切換指
示記俯部に切換情報をセット／リセットするモード切換
指示命令を用△すると共に、予め定められかつ上記切換
情報にＪ、って処理モードが選択される複数モード実行
命令を用意してなり、上記モード切換指示命令によって
上記命令モード切］負指示ｉｉ８億部に対して切換情報
をセットしてＭいた状態で上ｎＶ ｔｉＷ数モード実行
命令が実行されるぎコ１（、当該Ｊｔｉ並モード実行命
令のオペレーション・コードと」ゴ己ψ月負′１υ１す
のホ「（合わせによって版数の処理モードの１つに対応
した処理が実行されることを１１１「徴どし、ている。
としており９本発明のマイクロコンピ−タは、プログラ
ム中に記述されている命令をｌ１ｌｉ’ｉ次訳出して当
該命令によって指示される処理を実行してゆくマイクロ
コンピュータにおいて、実行によって命令モード切換指
示記俯部に切換情報をセット／リセットするモード切換
指示命令を用△すると共に、予め定められかつ上記切換
情報にＪ、って処理モードが選択される複数モード実行
命令を用意してなり、上記モード切換指示命令によって
上記命令モード切］負指示ｉｉ８億部に対して切換情報
をセットしてＭいた状態で上ｎＶ ｔｉＷ数モード実行
命令が実行されるぎコ１（、当該Ｊｔｉ並モード実行命
令のオペレーション・コードと」ゴ己ψ月負′１υ１す
のホ「（合わせによって版数の処理モードの１つに対応
した処理が実行されることを１１１「徴どし、ている。
以下図面を参照しつつ説明する。
（Ｄｉ 発明の実施例１
第１図は本発明の一実旋例を示す。図中の符号１はメモ
リ、２４′！、アドレスφレジスタ、３はプログラム、
４−１および４−２はモード切換指示命令、５は複数モ
ード実行命令、６は読出しレジスフ、７はデコーダ、８
は命令モード切換指示記憶部、９は命令切換部、１０お
よび１１はフリップフロップ、１２１：Ｑいし１５はオ
ア回＃Ｌ１６ないし１８はノット回路、１９ないし２２
はアンド回路を表わしている。
リ、２４′！、アドレスφレジスタ、３はプログラム、
４−１および４−２はモード切換指示命令、５は複数モ
ード実行命令、６は読出しレジスフ、７はデコーダ、８
は命令モード切換指示記憶部、９は命令切換部、１０お
よび１１はフリップフロップ、１２１：Ｑいし１５はオ
ア回＃Ｌ１６ないし１８はノット回路、１９ないし２２
はアンド回路を表わしている。
また、第２図は第１図図示実が１！例の動作を説明する
タイムヂャートを示している。
タイムヂャートを示している。
命令モード切換指示記憶部８は、共通のオペコードを有
し、かつ異なる複数のｊｐ％能をもつ複数モード実行命
令５が、どのモードにより奥行されるべきかを記憶する
回路である。本実施例の場合。
し、かつ異なる複数のｊｐ％能をもつ複数モード実行命
令５が、どのモードにより奥行されるべきかを記憶する
回路である。本実施例の場合。
モードＡとモードＢの２つのモードがあるものとして説
明する。１．（お、切換可能ゾ、ｃモード数は、２個に
限られるわ；すではなく、３個以上の場合にも同様に構
成できる。
明する。１．（お、切換可能ゾ、ｃモード数は、２個に
限られるわ；すではなく、３個以上の場合にも同様に構
成できる。
初期状態においては、リセット信号几により。
、例えばモードＡが選択される。このとき、フリップフ
ロップ１０はセット状態、フリップフロップ１１はリセ
ット状態となる。アドレス会レジスタ２に従って、メモ
リ１からモード１］−・のモード【？１換指示命令４−
１が読み出され、デコーダ７によってＷＦ読されて実行
されるとき、当該命令４−１によって、フリップフロッ
プ１１はセット仏、：ｉ、Ｐ、 。
ロップ１０はセット状態、フリップフロップ１１はリセ
ット状態となる。アドレス会レジスタ２に従って、メモ
リ１からモード１］−・のモード【？１換指示命令４−
１が読み出され、デコーダ７によってＷＦ読されて実行
されるとき、当該命令４−１によって、フリップフロッ
プ１１はセット仏、：ｉ、Ｐ、 。
フリップフロップ１０はリセット状態に切換えられる。
以後、有効な命令は、モード１］となる。
この状態で枠数モード実行命令５ ソ、＃、フェソグー
され°Ｃ実行されるとき、当該命令をデコードした結果
が、命令切換部９に供給され、アンド回路１９〜２２に
より、モーｌ−Ｂのゲート制御がｌｚされる。
され°Ｃ実行されるとき、当該命令をデコードした結果
が、命令切換部９に供給され、アンド回路１９〜２２に
より、モーｌ−Ｂのゲート制御がｌｚされる。
複数モード実行命令５が例えば１７個あるｊ−コ台、該
命令切換部９は、各命令に刻応し−（１１個用ｙ：、１
される。これらのすべＣの複数モード実行命令５（払そ
れ以降において、モードＩ３の処理を実１テする命令と
してマイクロコンピュータ内部で取り扱われることにな
る。
命令切換部９は、各命令に刻応し−（１１個用ｙ：、１
される。これらのすべＣの複数モード実行命令５（払そ
れ以降において、モードＩ３の処理を実１テする命令と
してマイクロコンピュータ内部で取り扱われることにな
る。
次に９例えばモードＡを指示するモートリ０切換指示命
令（８１弓ＬＡ）４−２が実行さ、ｌすると、命令モー
ド切換指示記憶部８０名フＩＪ ノブフロップ１０．１
１は、それぞれ逆転し、以後代数モード実行命令５は、
モー、ドＡの命令を実行する命令として取扱われる形と
１する。この」、うに、ユーザの希望する命令を選択さ
せること力旨］能となると共に２本来の命令自体の使Ｊ
ｌ］に何んら！１”ｙ別の影響を、りえることが１！い
。
令（８１弓ＬＡ）４−２が実行さ、ｌすると、命令モー
ド切換指示記憶部８０名フＩＪ ノブフロップ１０．１
１は、それぞれ逆転し、以後代数モード実行命令５は、
モー、ドＡの命令を実行する命令として取扱われる形と
１する。この」、うに、ユーザの希望する命令を選択さ
せること力旨］能となると共に２本来の命令自体の使Ｊ
ｌ］に何んら！１”ｙ別の影響を、りえることが１！い
。
第３図は２本発明の適用１ｒ１１を酸１明するための図
である。例えば１．？ｌ￥３１”、＋（イ）図示の如く
、従来ＣＩ”Ｕのボート４ビツトで十分で力）ったもの
を、１６本のボートへ拡張する必要が１１．ｔじたとす
る。既イｒの命令にオペコードがすべて割当てられてお
り、どの命令も互換件の観点−かもケ効にできないとき
。
である。例えば１．？ｌ￥３１”、＋（イ）図示の如く
、従来ＣＩ”Ｕのボート４ビツトで十分で力）ったもの
を、１６本のボートへ拡張する必要が１１．ｔじたとす
る。既イｒの命令にオペコードがすべて割当てられてお
り、どの命令も互換件の観点−かもケ効にできないとき
。
■ｉたに必要なボート拡張命令を、モードＩ３の命令ど
して割当てる。できるだｌ） ｆ−ＴＩ用ｊｊｎ度の少
ない既存の命令とオペコードを共通化するとよい。例え
ば、その命令が外部几ＡＭアクセス命令であったどする
。第３図（ロ）図示の如（、モードＡの場８−には外部
）Ｌ Ａ Ｔｈ、（アクセス命令として［有］１１作し
、モードＢの場合（・［は、同じオペコードを持つ命令
をボーｊ・拡張命令として動作させることができる。
して割当てる。できるだｌ） ｆ−ＴＩ用ｊｊｎ度の少
ない既存の命令とオペコードを共通化するとよい。例え
ば、その命令が外部几ＡＭアクセス命令であったどする
。第３図（ロ）図示の如（、モードＡの場８−には外部
）Ｌ Ａ Ｔｈ、（アクセス命令として［有］１１作し
、モードＢの場合（・［は、同じオペコードを持つ命令
をボーｊ・拡張命令として動作させることができる。
すなわち、第３図（／→図示のｐｌ＋ ＜ ＋ オペコ
ード毎にｖＪ数の機能を対応させることができるように
なる。第３図（ハ）において９例えばモードＡにおける
オペコードｉ＝１の命令は、レジスタＪ）の示すアドレ
スに対応した外部１１、Ａ−へ４データをアキュムレー
タに転送するｐ＋１百１を行う。一方、モードｆ３にお
（するオペコード１−１の命令は、ｆ’ｌのアドレスで
示す外部ボートのデータなア・Ｙユムレータに転送する
動作を行う。（Ｈｊ＋のオペコードについても同様であ
る。以」二のように、メペコードのビット数を増やすこ
となく、命令のｆ車用を増加させることができる。
ード毎にｖＪ数の機能を対応させることができるように
なる。第３図（ハ）において９例えばモードＡにおける
オペコードｉ＝１の命令は、レジスタＪ）の示すアドレ
スに対応した外部１１、Ａ−へ４データをアキュムレー
タに転送するｐ＋１百１を行う。一方、モードｆ３にお
（するオペコード１−１の命令は、ｆ’ｌのアドレスで
示す外部ボートのデータなア・Ｙユムレータに転送する
動作を行う。（Ｈｊ＋のオペコードについても同様であ
る。以」二のように、メペコードのビット数を増やすこ
となく、命令のｆ車用を増加させることができる。
の）発明の詳細
な説明した如く、不発明によれば、比較的小成膜のコン
ビー−りにおいて命令の筒数に制限がある場合において
も、ユーザの希望に見合う命令を選択させることが可能
どなる・
ビー−りにおいて命令の筒数に制限がある場合において
も、ユーザの希望に見合う命令を選択させることが可能
どなる・
第１図は本発明の一実施例惜成、第２図は第１図図示実
施例の動作を説明するタイツ・ヂャート。 第３図は本発明の滴用例を説ｑワするだめの図を示す。 図中、■はメモリ、３はプログラム、４はモード切換指
示命令、５は゛重数モード実行命令、８は命令モード切
換指示記憶部を表わす。
施例の動作を説明するタイツ・ヂャート。 第３図は本発明の滴用例を説ｑワするだめの図を示す。 図中、■はメモリ、３はプログラム、４はモード切換指
示命令、５は゛重数モード実行命令、８は命令モード切
換指示記憶部を表わす。
Claims (1)
- 【特許請求の範囲】 プログラム中に記述されている命令を１原次読出して当
該命令によって指示される処理を実行してゆくマイクロ
コンピュータにおいて、実行によって命令モード切換指
示記１意部に切換情報をセラ］・／リセットするモード
切換Ｊｊ５示命令を用箔すると共に、予め定めらＡ、卜
かっ上記！７Ｊ １１り！情報によってＩ！！！１４埋
モードが選択される複数モード実行命令を用！してなり
、上記モード切換指示命令によって」二重命令モード切
換指示記憶部に対し゛〔Ｌυｌｊ’４ ｔｉ！ｒ ４’
ｌ？をセットしておいた状ｆ１１１で上記複数モード実
行命令が実１７される（慎に、尚該仲数モード実行命令
の刈ペレーシヮン・コードと上ｎ己りＪｊ’！ −１Ｂ
％＋ ｙ：（４どの１１合わ猜によって複数の処理モー
ドの１つに対応した処理が実行されることを］Ｉ’！？
ｆ：’にとするマ・イクロコンビ一タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173623A JPS6065342A (ja) | 1983-09-20 | 1983-09-20 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173623A JPS6065342A (ja) | 1983-09-20 | 1983-09-20 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6065342A true JPS6065342A (ja) | 1985-04-15 |
Family
ID=15964039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173623A Pending JPS6065342A (ja) | 1983-09-20 | 1983-09-20 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065342A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272030A (ja) * | 1985-09-26 | 1987-04-02 | Seiko Epson Corp | 演算回路 |
| JPS62120541A (ja) * | 1985-11-20 | 1987-06-01 | Nec Corp | 命令制御方式 |
| JPH01309131A (ja) * | 1988-01-30 | 1989-12-13 | Nec Corp | 先取り制御ユニット |
| US7487338B2 (en) | 2002-07-19 | 2009-02-03 | Renesas Technology Corp. | Data processor for modifying and executing operation of instruction code according to the indication of other instruction code |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115143A (en) * | 1979-02-26 | 1980-09-04 | Ibm | Microprocessor capability expander |
-
1983
- 1983-09-20 JP JP58173623A patent/JPS6065342A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115143A (en) * | 1979-02-26 | 1980-09-04 | Ibm | Microprocessor capability expander |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6272030A (ja) * | 1985-09-26 | 1987-04-02 | Seiko Epson Corp | 演算回路 |
| JPS62120541A (ja) * | 1985-11-20 | 1987-06-01 | Nec Corp | 命令制御方式 |
| JPH01309131A (ja) * | 1988-01-30 | 1989-12-13 | Nec Corp | 先取り制御ユニット |
| US7487338B2 (en) | 2002-07-19 | 2009-02-03 | Renesas Technology Corp. | Data processor for modifying and executing operation of instruction code according to the indication of other instruction code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6114535B2 (ja) | ||
| JPH0235523A (ja) | フレキシブルａｓｉｃマイクロコンピュータ | |
| JPH0326414B2 (ja) | ||
| JP3237858B2 (ja) | 演算装置 | |
| JPS6065342A (ja) | マイクロコンピユ−タ | |
| US5564057A (en) | Microprocessor architecture which facilitates input/output utilizing pairs of registers which the same address | |
| JPS6128143B2 (ja) | ||
| JPS5844263B2 (ja) | 記憶制御回路 | |
| RU2066067C1 (ru) | Центральный процессор для многопроцессорной вычислительной системы | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS6330658B2 (ja) | ||
| JP2581080B2 (ja) | デバック用マイクロプロセッサ | |
| JPH0969072A (ja) | メモリマップトｉ／ｏ制御回路 | |
| JP3392413B2 (ja) | ２レベルマイクロ制御方式及び方法 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS61264437A (ja) | 計算機ア−キテクチユア制御方式 | |
| KR0164769B1 (ko) | 시스템 프로그램 실행 방법 | |
| JPH0683765A (ja) | マイクロコンピュータ | |
| JPH05250260A (ja) | 物理アドレス読出し機能を持つ仮想記憶制御方式の情報処理装置 | |
| JPH0778730B2 (ja) | 情報処理装置 | |
| JPS5999551A (ja) | アドレス生成回路 | |
| JP2581298B2 (ja) | メモリアクセス権情報供給機構 | |
| JPH03214275A (ja) | 半導体集積回路 | |
| JPS592938B2 (ja) | メモリ ワ−クスペ−ス アンドレツシングホウホウオヨビソウチ | |
| JPS6362769B2 (ja) |