JPH0447853B2 - - Google Patents
Info
- Publication number
- JPH0447853B2 JPH0447853B2 JP57231883A JP23188382A JPH0447853B2 JP H0447853 B2 JPH0447853 B2 JP H0447853B2 JP 57231883 A JP57231883 A JP 57231883A JP 23188382 A JP23188382 A JP 23188382A JP H0447853 B2 JPH0447853 B2 JP H0447853B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- control
- assist
- state
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006870 function Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 6
- 239000013256 coordination polymer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、仮想計算機VMシステムにおける制
御プログラムCPへのSVC割り込みや特権命令を
高速実行するためのVMアシストVMA（Virtual
Machine Assist feature）の制御方式に関し、
特にVMレベルが多重に構成されたシステムにお
いて、下位のVMに対してもVMアシストを有効
化するための制御方式に関する。
御プログラムCPへのSVC割り込みや特権命令を
高速実行するためのVMアシストVMA（Virtual
Machine Assist feature）の制御方式に関し、
特にVMレベルが多重に構成されたシステムにお
いて、下位のVMに対してもVMアシストを有効
化するための制御方式に関する。
一般に、計算機システムにおいては、特権命令
やSVC割り込み等の特別な処理は、システムの
管理制御に使用されるため、一般の応用プログラ
ムが走行しているProblem（プロブレム）状態で
たとえば特権命令が発行されると、プログラム割
り込みが起り、例外処理が行なわれる。他方、オ
ペレーテイングシステムOSが走行している
Superviser（スーパーバイザ）状態では、特権命
令の実行が許容される。
やSVC割り込み等の特別な処理は、システムの
管理制御に使用されるため、一般の応用プログラ
ムが走行しているProblem（プロブレム）状態で
たとえば特権命令が発行されると、プログラム割
り込みが起り、例外処理が行なわれる。他方、オ
ペレーテイングシステムOSが走行している
Superviser（スーパーバイザ）状態では、特権命
令の実行が許容される。
ところで、第１図ａに示すような仮想計算機シ
ステムにおいては、仮想計算機制御プログラム
CPが走行しているときがSuperviser状態であり、
仮想のOS1あるいはOS2が走行している状態は、
CPから見たとき、すなわち実計算機上では
Problem状態となる。そのため、OS1が特権命令
を発行した場合、プログラム割り込みが起る。
CPは、このプログラム割り込みを利用し、その
特権命令のシミユレーシヨンを行ない、仮想OS1
の特権命令を実行するようにしている。
ステムにおいては、仮想計算機制御プログラム
CPが走行しているときがSuperviser状態であり、
仮想のOS1あるいはOS2が走行している状態は、
CPから見たとき、すなわち実計算機上では
Problem状態となる。そのため、OS1が特権命令
を発行した場合、プログラム割り込みが起る。
CPは、このプログラム割り込みを利用し、その
特権命令のシミユレーシヨンを行ない、仮想OS1
の特権命令を実行するようにしている。
しかし、上記のような割り込みおよびシミユレ
ーシヨンによる特権命令は能率的でないため、
CPのシミユレーシヨン処理をマイクロプログラ
ムによりフアームウエア化し、プログラム割り込
みなしで仮想OSからの特権命令を直接的に高速
処理するVMアシスト機構が使用されている。
ーシヨンによる特権命令は能率的でないため、
CPのシミユレーシヨン処理をマイクロプログラ
ムによりフアームウエア化し、プログラム割り込
みなしで仮想OSからの特権命令を直接的に高速
処理するVMアシスト機構が使用されている。
第１図ｂは、VMアシストを用いた特権命令の
実行方式を示している。OS1が走行していると
き、上述したように実計算機上ではProblem状態
となる。しかし、仮想計算機上でOS1が走行して
いる状態は、Superviser状態となつている。制御
レジスタCR６は、この状態を識別する情報を有
し、実計算機上でProblem状態にあつても、OS1
からの特権命令に対してVMアシストを機能させ
るように制御する。ただし、VMアシストの機能
外の特権命令等の要求に対しては、第１図ａで説
明したプログラム割り込みが起り、シミユレーシ
ヨン方式により実行させる。
実行方式を示している。OS1が走行していると
き、上述したように実計算機上ではProblem状態
となる。しかし、仮想計算機上でOS1が走行して
いる状態は、Superviser状態となつている。制御
レジスタCR６は、この状態を識別する情報を有
し、実計算機上でProblem状態にあつても、OS1
からの特権命令に対してVMアシストを機能させ
るように制御する。ただし、VMアシストの機能
外の特権命令等の要求に対しては、第１図ａで説
明したプログラム割り込みが起り、シミユレーシ
ヨン方式により実行させる。
このようなVMアシストの使用により、CPに
おける命令の取り出しや解読等の動作時間が不要
になるため、処理効率が向上する。
おける命令の取り出しや解読等の動作時間が不要
になるため、処理効率が向上する。
ここで、上述したVMアシストを有するVMシ
ステムが、第２図に示すように、そのVM要素の
１つに更にVMシステムを含んでいるような２重
構造のシステムを考える。このようなシステム
は、たとえば図示の下位のOS2がCP2の下では動
かすことができず、CP1の下に置かなければなら
ない場合に構成される。
ステムが、第２図に示すように、そのVM要素の
１つに更にVMシステムを含んでいるような２重
構造のシステムを考える。このようなシステム
は、たとえば図示の下位のOS2がCP2の下では動
かすことができず、CP1の下に置かなければなら
ない場合に構成される。
この場合、CP1およびOS3は、その走行時に第
１図ｂで説明したように、仮想Superviser状態を
生ずるから、たとえばCP1が特権命令を発行する
ならば、VMアシストは有効に機能される。しか
し、CP1配下のOS2が走行しているとき、CP1の
仮想計算機上ではOS2の走行状態はProblem状態
となるから、OS2から発行される特権命令は、制
御レジスタCR6の情報によりVMアシストの適用
が禁止され、例外処理によるシミユレーシヨン実
行が行なわれることになる。
１図ｂで説明したように、仮想Superviser状態を
生ずるから、たとえばCP1が特権命令を発行する
ならば、VMアシストは有効に機能される。しか
し、CP1配下のOS2が走行しているとき、CP1の
仮想計算機上ではOS2の走行状態はProblem状態
となるから、OS2から発行される特権命令は、制
御レジスタCR6の情報によりVMアシストの適用
が禁止され、例外処理によるシミユレーシヨン実
行が行なわれることになる。
このため、CP1下のOS1およびOS2の実行は、
CP2下のOS3にくらべてオーバーヘツドが大きく
なるという問題があつた。
CP2下のOS3にくらべてオーバーヘツドが大きく
なるという問題があつた。
以下に、従来のVMアシストの機能について、
Ｍシリーズ計算機システムに用いられている
AVMA機構を例にして、その概要を説明する。
Ｍシリーズ計算機システムに用いられている
AVMA機構を例にして、その概要を説明する。
AVMA機構は、仮想計算機が実計算機上で動
作し、実計算機のPSWによりProblem状態が指
定されているときに検出される次のような割り込
みおよび特権命令を処理する。
作し、実計算機のPSWによりProblem状態が指
定されているときに検出される次のような割り込
みおよび特権命令を処理する。
(1) SVC割り込み
(2) ページ変換例外
(3) 特権命令
IPK（Insert PSW Key）
ISK（Insert Storage Key）
LPSE（Load PSW and Environment）
LPSW（Load PSW）
LRA（Load Real Address）
RRB（Reset Reference Bit）
SPKA（Set PSW Key from Address）
SPSE（Store PSW and Environment）
SPT（Set CPU Timer）
SSK（Set Storage Key）
SSM（Set System Mask）
STCTL（Store Control）
STNSM（Store Then AND System
Mask） STOSM（Store Then OR System Mask） STPT（Store CPU Timer） AVMA機構がシステムに実装されている場合、
制御レジスタCR６のビツト０−７に設定されて
いる制御ビツトにより、上記(1)，(2)，(3)のすべて
の機能または個別の機能を、互いに独立に有効／
無効とすることができる。特に制御ビツト位置
〔１〕は、VM下でのSuperviser状態とProblem
状態とを識別する情報をもつ。
Mask） STOSM（Store Then OR System Mask） STPT（Store CPU Timer） AVMA機構がシステムに実装されている場合、
制御レジスタCR６のビツト０−７に設定されて
いる制御ビツトにより、上記(1)，(2)，(3)のすべて
の機能または個別の機能を、互いに独立に有効／
無効とすることができる。特に制御ビツト位置
〔１〕は、VM下でのSuperviser状態とProblem
状態とを識別する情報をもつ。
また、ビツト８−28のMICBLOKアドレスは、
VM記憶空間と実計算機記憶空間との対応を管理
するセグメントテーブル、あるいはVM下の
PSWや各制御レジスタに対するポインタリスト
である制御表MICBLOKのアドレスである。
VM記憶空間と実計算機記憶空間との対応を管理
するセグメントテーブル、あるいはVM下の
PSWや各制御レジスタに対するポインタリスト
である制御表MICBLOKのアドレスである。
第３図にAVMA機構の処理概念を、LPSW命
令を例にとつて示す。
令を例にとつて示す。
第３図において、Real Problem状態は、実計
算機のPSWによつて示される状態であつて、仮
想計算機が実計算機上で動作している状態をい
う。このとき、特権命令LPSWが検出されると、
AVMA機構が実装されており、かつ後述される
制御レジスタCR６により制御されるAVMAの機
能状態においてLPSW命令の実行条件が満たされ
た場合、LPSW命令が実行される。他方、
AVMAが未実装であつたり、実行条件が満たさ
れない場合には、特権命令例外と認識され、仮想
計算機の制御プログラム（VMMまたはCP）に、
実行の制御が渡されることを示している。
算機のPSWによつて示される状態であつて、仮
想計算機が実計算機上で動作している状態をい
う。このとき、特権命令LPSWが検出されると、
AVMA機構が実装されており、かつ後述される
制御レジスタCR６により制御されるAVMAの機
能状態においてLPSW命令の実行条件が満たされ
た場合、LPSW命令が実行される。他方、
AVMAが未実装であつたり、実行条件が満たさ
れない場合には、特権命令例外と認識され、仮想
計算機の制御プログラム（VMMまたはCP）に、
実行の制御が渡されることを示している。
また、Real Superviser状態は、現PSWによつ
て示される状態であり、VMMまたはCPが動作
している状態をいう。
て示される状態であり、VMMまたはCPが動作
している状態をいう。
第４図は、AVMA機構によつて補助される機
能の有効／無効を制御するための、制御レジスタ
CR６のフオーマツトおよびその制御ビツト０−
７の機能を示す。各制御ビツトの初期値は“０”
であり、それぞれVMM，AVMA等により参照
され、更新はVMMにより行なわれる。
能の有効／無効を制御するための、制御レジスタ
CR６のフオーマツトおよびその制御ビツト０−
７の機能を示す。各制御ビツトの初期値は“０”
であり、それぞれVMM，AVMA等により参照
され、更新はVMMにより行なわれる。
本発明の目的は、２重レベルで構成されている
VMシステムにおいて、下位のVMに対しても、
VMアシストを有効に機能させることのできる手
段を提供することにある。
VMシステムにおいて、下位のVMに対しても、
VMアシストを有効に機能させることのできる手
段を提供することにある。
本発明は、そのための構成として、VMアシス
トを有し、第２の仮想計算機VMシステムが第１
の仮想計算機VMシステムの下で働く２重構造の
処理システムにおいて、上記第１のVMシステム
を実計算機の主記憶上のＶ＝Ｒ域で走行させ、該
Ｖ＝Ｒ域で走行するVMシステムがProblem状態
にあるとき、上記第１のVMシステムの管理下で
VMのProblem状態およびSuperviser状態を識別
しかつVMアシストの機能を制御する実制御レジ
スタの内容を、該制御レジスタに対応して第２の
VMシステムが保有する仮想の制御レジスタの内
容で置き換えることを特徴とするものである。
トを有し、第２の仮想計算機VMシステムが第１
の仮想計算機VMシステムの下で働く２重構造の
処理システムにおいて、上記第１のVMシステム
を実計算機の主記憶上のＶ＝Ｒ域で走行させ、該
Ｖ＝Ｒ域で走行するVMシステムがProblem状態
にあるとき、上記第１のVMシステムの管理下で
VMのProblem状態およびSuperviser状態を識別
しかつVMアシストの機能を制御する実制御レジ
スタの内容を、該制御レジスタに対応して第２の
VMシステムが保有する仮想の制御レジスタの内
容で置き換えることを特徴とするものである。
以下に本発明を実施例にしたがつて説明する。
第５図は、本発明実施例の概念図である。同図に
おいて、１，２，３はそれぞれ仮想計算機VMの
オペレーテイングシステムOS1，OS2，OS3を示
し、４はOS1およびOS2を管理する仮想計算機制
御プログラムCP1、５はCP1およびOS3を管理す
る制御プログラムCP2であり、６は実制御レジス
タCR６、そして７は仮想の制御レジスタVCR６
である。また８はVMアシストを示す。
第５図は、本発明実施例の概念図である。同図に
おいて、１，２，３はそれぞれ仮想計算機VMの
オペレーテイングシステムOS1，OS2，OS3を示
し、４はOS1およびOS2を管理する仮想計算機制
御プログラムCP1、５はCP1およびOS3を管理す
る制御プログラムCP2であり、６は実制御レジス
タCR６、そして７は仮想の制御レジスタVCR６
である。また８はVMアシストを示す。
本発明においては、VMの仮想主記憶装置全体
を実記憶装置の連続領域に割り当てるＶ＝Ｒの定
義を行なつて、CP1，OS1，OS2はＶ＝Ｒ域に置
かれる。この条件のもとで、実制御レジスタCR
６の内容を、Ｖ＝Ｒ域がProblem状態で走行して
いるとき、すなわちＶ＝Ｒ域にあるCP1，OS1，
OS2のいずれかが走行しているとき、CP1が管理
する仮想制御レジスタVCR６の内容を実制御レ
ジスタCR６にロードする。それにより、たとえ
ばOS1あるいはOS2が走行している場合、実CR６
の制御ビツト位置１は第４図に示すように、VM
がSuperviser状態であることを表わす値“０”を
もつことになり、VMアシストは、OS1，OS2か
らの特権命令等に対して有効化されることができ
る。
を実記憶装置の連続領域に割り当てるＶ＝Ｒの定
義を行なつて、CP1，OS1，OS2はＶ＝Ｒ域に置
かれる。この条件のもとで、実制御レジスタCR
６の内容を、Ｖ＝Ｒ域がProblem状態で走行して
いるとき、すなわちＶ＝Ｒ域にあるCP1，OS1，
OS2のいずれかが走行しているとき、CP1が管理
する仮想制御レジスタVCR６の内容を実制御レ
ジスタCR６にロードする。それにより、たとえ
ばOS1あるいはOS2が走行している場合、実CR６
の制御ビツト位置１は第４図に示すように、VM
がSuperviser状態であることを表わす値“０”を
もつことになり、VMアシストは、OS1，OS2か
らの特権命令等に対して有効化されることができ
る。
第６図は、本発明実施例の説明図である。図
中、第４図と共通な要素については同一参照番号
を用いてある。そして９は実計算機の主記憶域、
１０はCP2のプリフイツクス域、１１はＶ＝Ｒ
域、１２はCP1のプリフイツクス域、１３はCP2
の中核域、１４はフリー記憶域、１５は実制御レ
ジスタCR１、１６はCP2管理下のMICBLOK、
１７は同じくシヤドウテーブル、１８は仮想の制
御レジスタVCR１、１９はCP1管理下の
MICBLOK、２０は同じくシヤドウテーブルで
ある。
中、第４図と共通な要素については同一参照番号
を用いてある。そして９は実計算機の主記憶域、
１０はCP2のプリフイツクス域、１１はＶ＝Ｒ
域、１２はCP1のプリフイツクス域、１３はCP2
の中核域、１４はフリー記憶域、１５は実制御レ
ジスタCR１、１６はCP2管理下のMICBLOK、
１７は同じくシヤドウテーブル、１８は仮想の制
御レジスタVCR１、１９はCP1管理下の
MICBLOK、２０は同じくシヤドウテーブルで
ある。
CR１およびVCR１は、それぞれシヤドウテー
ブル１７および２０へのポインタを保持してい
る。シヤドウテーブル１７，２０はVMの仮想記
憶域を実計算機の実記憶域へ直接変換するための
テーブルである。
ブル１７および２０へのポインタを保持してい
る。シヤドウテーブル１７，２０はVMの仮想記
憶域を実計算機の実記憶域へ直接変換するための
テーブルである。
第３図および第４図で説明したように、Ｖ＝Ｒ
域がProblem状態にあるとき、CR６にVCR６の
内容をロードした場合、MICBLOKのアドレス
も同時に変更され、CP1のMICBLOK１９がポイ
ンタされる。なお、上記したMICBLOKの切替
えと同時に、シヤドウテーブルも１７から２０へ
切替える必要があり、そのため、CR６にVCR６
の内容をロードするとき、CR１についてもVCR
１の内容をロードする。
域がProblem状態にあるとき、CR６にVCR６の
内容をロードした場合、MICBLOKのアドレス
も同時に変更され、CP1のMICBLOK１９がポイ
ンタされる。なお、上記したMICBLOKの切替
えと同時に、シヤドウテーブルも１７から２０へ
切替える必要があり、そのため、CR６にVCR６
の内容をロードするとき、CR１についてもVCR
１の内容をロードする。
これにより、その後は、Ｖ＝Ｒ域がProblem状
態にある限り、CP1のMICBLOK１９およびシヤ
ドウテーブル２０が更新および参照の対象とな
る。
態にある限り、CP1のMICBLOK１９およびシヤ
ドウテーブル２０が更新および参照の対象とな
る。
以上述べたように本発明は、VM下で他のVM
を稼動させる場合、Ｖ＝Ｒ域のVMに限定はされ
るが、実制御レジスタCR１，CR６の内容をVM
下のVMの仮想制御レジスタCR１，CR６で置き
換える簡単な制御で、VMアシスト機能をVM下
のVMにも使用可能にすることができ、処理効率
の改善を図ることができる。
を稼動させる場合、Ｖ＝Ｒ域のVMに限定はされ
るが、実制御レジスタCR１，CR６の内容をVM
下のVMの仮想制御レジスタCR１，CR６で置き
換える簡単な制御で、VMアシスト機能をVM下
のVMにも使用可能にすることができ、処理効率
の改善を図ることができる。
第１図ａ，ｂおよび第２図は一般的なVMアシ
ストの説明図、第３図はVMアシストの機能説明
図、第４図はVMアシストを制御するCR６の説
明図、第５図は本発明実施例の概念図、第６図は
実施例の構成図である。 図中、１，２，３はOS、４はCP1、５はCP2、
６は実CR６、７は仮想のVCR６、８はVMアシ
ストを表わす。
ストの説明図、第３図はVMアシストの機能説明
図、第４図はVMアシストを制御するCR６の説
明図、第５図は本発明実施例の概念図、第６図は
実施例の構成図である。 図中、１，２，３はOS、４はCP1、５はCP2、
６は実CR６、７は仮想のVCR６、８はVMアシ
ストを表わす。
Claims (1)
- １ 仮想計算機制御を援助する機構のVMアシス
トを有し、第２の仮想計算機VMシステムが第１
の仮想計算機VMシステムの下で働く２重構造の
処理システムにおいて、上記第２のVMシステム
を、実計算機の主記憶上の実アドレスと仮想記憶
アドレスとが等しいＶ＝Ｒ域で走行させ、該Ｖ＝
Ｒ域で走行するVMシステムが応用プログラムが
走行するプロブレム状態にあるとき、上記第１の
VMシステムの管理下でVMのプロブレム状態お
よびオペレーテイングシステムが走行するスーパ
ーバイザ状態を識別しかつVMアシストの機能を
制御する実制御レジスタの内容を、該制御レジス
タに対応して第２のVMシステムが保有する仮想
の制御レジスタの内容で置き換えることを特徴と
するVMアシスト制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23188382A JPS59123943A (ja) | 1982-12-29 | 1982-12-29 | Ｖｍアシスト制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23188382A JPS59123943A (ja) | 1982-12-29 | 1982-12-29 | Ｖｍアシスト制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123943A JPS59123943A (ja) | 1984-07-17 |
| JPH0447853B2 true JPH0447853B2 (ja) | 1992-08-05 |
Family
ID=16930516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23188382A Granted JPS59123943A (ja) | 1982-12-29 | 1982-12-29 | Ｖｍアシスト制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123943A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017513113A (ja) * | 2014-03-18 | 2017-05-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 選択されたアーキテクチャ・ファシリティと関連した処理の管理 |
| US10545772B2 (en) | 2014-03-18 | 2020-01-28 | International Business Machines Corporation | Architectural mode configuration |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138646A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | Input/output unit |
| JPS56153452A (en) * | 1980-04-30 | 1981-11-27 | Fujitsu Ltd | Virtual computer system |
| JPS57150043A (en) * | 1981-03-11 | 1982-09-16 | Hitachi Ltd | Information processor |
-
1982
- 1982-12-29 JP JP23188382A patent/JPS59123943A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138646A (en) * | 1977-05-11 | 1978-12-04 | Hitachi Ltd | Input/output unit |
| JPS56153452A (en) * | 1980-04-30 | 1981-11-27 | Fujitsu Ltd | Virtual computer system |
| JPS57150043A (en) * | 1981-03-11 | 1982-09-16 | Hitachi Ltd | Information processor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017513113A (ja) * | 2014-03-18 | 2017-05-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 選択されたアーキテクチャ・ファシリティと関連した処理の管理 |
| US10545772B2 (en) | 2014-03-18 | 2020-01-28 | International Business Machines Corporation | Architectural mode configuration |
| US10552175B2 (en) | 2014-03-18 | 2020-02-04 | International Business Machines Corporation | Architectural mode configuration |
| US11023256B2 (en) | 2014-03-18 | 2021-06-01 | International Business Machines Corporation | Architectural mode configuration |
| US11029974B2 (en) | 2014-03-18 | 2021-06-08 | International Business Machines Corporation | Architectural mode configuration |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59123943A (ja) | 1984-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0024434B1 (en) | Virtual machine system | |
| US4943913A (en) | Operating system accessing control blocks by using home address space segment table to control instruction and operand fetch and store operations | |
| US5303378A (en) | Reentrant protected mode kernel using virtual 8086 mode interrupt service routines | |
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| GB1353951A (en) | Data processing system | |
| KR20130050156A (ko) | 가상 주소 공간 전환 장치 | |
| JPH0326414B2 (ja) | ||
| JP7538950B2 (ja) | コンピュータデバイス、例外処理方法および割り込み処理方法 | |
| EP4220394A1 (en) | Chip system, method for processing virtual interrupt, and corresponding device | |
| Lauer et al. | A recursive virtual machine architecture | |
| JPH0638237B2 (ja) | マルチプログラミング・モードで動作するデータ処理システム | |
| Lichtenberger et al. | A facility for experimentation in man-machine interaction | |
| JPS60225943A (ja) | 例外割込み処理方式 | |
| JP2523653B2 (ja) | 仮想計算機システム | |
| JPH0447853B2 (ja) | ||
| US5918056A (en) | Segmentation suspend mode for real-time interrupt support | |
| JPS6290728A (ja) | 割込処理方法 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS6273333A (ja) | エミュレーション制御装置 | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| JP2798275B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPS6336012B2 (ja) | ||
| KR920008959B1 (ko) | 가상 컴퓨터 시스템의 정보 이송 방법 | |
| JPH09134292A (ja) | 割り込み制御方法 | |
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 |