JP2798275B2 - 仮想記憶アドレス空間アクセス制御方式 - Google Patents
仮想記憶アドレス空間アクセス制御方式Info
- Publication number
- JP2798275B2 JP2798275B2 JP1239436A JP23943689A JP2798275B2 JP 2798275 B2 JP2798275 B2 JP 2798275B2 JP 1239436 A JP1239436 A JP 1239436A JP 23943689 A JP23943689 A JP 23943689A JP 2798275 B2 JP2798275 B2 JP 2798275B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- access
- register
- domain
- address space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔概要〕 複数のアドレス空間から成る仮想記憶装置を持った情
報処理装置において，任意のアドレス空間上のデータを
参照するためのアクセス制御方式に関し， ユーザプログラムが使用する複数の仮想記憶アドレス
空間に対して，命令あるいは割り込みを処理するエミュ
レート機構から直接アクセスできる手段を提供すること
を目的とし， エミュレート機構がエミュレートしようとする命令の
オペランドをアクセスする場合に有効となるドメインア
クセス制御レジスタを設け，ユーザプログラムの命令が
エミュレート機構に割り出される際に，命令中のオペラ
ンドのベースレジスタ番号やアクセスモード情報をこの
ドメインアクセス制御レジスタの一部に設定し，エミュ
レート機構のファームウェア命令がドメインをアクセス
する場合，ドメインアクセス制御レジスタの内容を参照
してドメインのアドレス空間を決定できるように構成し
た。
報処理装置において，任意のアドレス空間上のデータを
参照するためのアクセス制御方式に関し， ユーザプログラムが使用する複数の仮想記憶アドレス
空間に対して，命令あるいは割り込みを処理するエミュ
レート機構から直接アクセスできる手段を提供すること
を目的とし， エミュレート機構がエミュレートしようとする命令の
オペランドをアクセスする場合に有効となるドメインア
クセス制御レジスタを設け，ユーザプログラムの命令が
エミュレート機構に割り出される際に，命令中のオペラ
ンドのベースレジスタ番号やアクセスモード情報をこの
ドメインアクセス制御レジスタの一部に設定し，エミュ
レート機構のファームウェア命令がドメインをアクセス
する場合，ドメインアクセス制御レジスタの内容を参照
してドメインのアドレス空間を決定できるように構成し
た。
本発明は，複数のアドレス空間から成る仮想記憶装置
を持った情報処理装置において，任意のアドレス空間上
のデータを参照するためのアクセス制御方式に関する。
を持った情報処理装置において，任意のアドレス空間上
のデータを参照するためのアクセス制御方式に関する。
近年の情報処理装置に対する要求として，処理するデ
ータ量の増大化がある。特にデータベースシステムにお
いてはこの要求が著しいものとなっている。このような
場合，従来の仮想記憶装置におけるアドレス空間アクセ
ス限界を超えて，複数のアドレス空間のデータを，ユー
ザプログラムから直接アクセスすることを可能にするア
ーキテクチャーが有効である。本発明はこのためのアク
セス制御方式を提供する。
ータ量の増大化がある。特にデータベースシステムにお
いてはこの要求が著しいものとなっている。このような
場合，従来の仮想記憶装置におけるアドレス空間アクセ
ス限界を超えて，複数のアドレス空間のデータを，ユー
ザプログラムから直接アクセスすることを可能にするア
ーキテクチャーが有効である。本発明はこのためのアク
セス制御方式を提供する。
従来の仮想記憶方式の情報処理装置においては，コン
トロールレジスタによって指定される単一のアドレス空
間内のデータのみをアクセスすることが許されていた。
従って，複数のアドレス空間内のデータを参照するため
には，コントロールレジスタの内容を入れかえる必要が
あり，これはオペレーティングシステムの管理下に置か
れていた。そしてこの状況では，ユーザプログラムが直
接，複数のアドレス空間にまたがってデータの処理をす
ることは許されなかった。
トロールレジスタによって指定される単一のアドレス空
間内のデータのみをアクセスすることが許されていた。
従って，複数のアドレス空間内のデータを参照するため
には，コントロールレジスタの内容を入れかえる必要が
あり，これはオペレーティングシステムの管理下に置か
れていた。そしてこの状況では，ユーザプログラムが直
接，複数のアドレス空間にまたがってデータの処理をす
ることは許されなかった。
ところが前述したように，仮想アドレス空間の拡大要
求の結果，ユーザプログラムから直接複数のアドレス空
間へのアクセスが許されるようになると，これを従来の
アドレス空間へのアクセスと同様に高速で処理する必要
が生じてくる。そしてこのための機構としては，次のよ
うな方式が考えられる。
求の結果，ユーザプログラムから直接複数のアドレス空
間へのアクセスが許されるようになると，これを従来の
アドレス空間へのアクセスと同様に高速で処理する必要
が生じてくる。そしてこのための機構としては，次のよ
うな方式が考えられる。
即ち第４図に示すように，ユーザの使う複数の仮想ア
ドレス空間VS1,VS2,・・・に対し，それぞれセグメント
テーブルST1,ST2,・・・を用意し，そのテーブルに対す
るポインタであるセグメントテーブルオリジンSTOを複
数個持つ。そしていずれのSTOを使うかをそのアクセス
で使われるベースレジスタ番号によって直接指定する
か，あるいはベースレジスタ番号によってどのSTOを使
うかを示す情報を索引し，その内容がどのSTOを使うか
を示すという間接的な方法で指定するものである。
ドレス空間VS1,VS2,・・・に対し，それぞれセグメント
テーブルST1,ST2,・・・を用意し，そのテーブルに対す
るポインタであるセグメントテーブルオリジンSTOを複
数個持つ。そしていずれのSTOを使うかをそのアクセス
で使われるベースレジスタ番号によって直接指定する
か，あるいはベースレジスタ番号によってどのSTOを使
うかを示す情報を索引し，その内容がどのSTOを使うか
を示すという間接的な方法で指定するものである。
いずれにせよ，主記憶アクセス時に，ベースレジスタ
番号がわかれば，それによって使うべきSTOが決定さ
れ，所定のアドレス空間へのアクセスが行われる。
番号がわかれば，それによって使うべきSTOが決定さ
れ，所定のアドレス空間へのアクセスが行われる。
前述したような仮想記憶アドレス空間アクセス制御方
式の情報処理装置においても，ハードウェアで直接実行
する事の困難な，あるいはそれが効率的でないような複
雑な命令や割り込みを処理することが必要な場合があ
る。その場合に，ファームウェア等によってエミュレー
トするための機構を提供することが求められる。すなわ
ちエミュレートしようとする命令あるいは割り込み等の
処理が，ユーザの使う複数のアドレス空間のうちどの空
間のオペランドを持っているのかをファームウェア等の
エミュレート機構が知り，その空間に対してエミュレー
ト機構から直接アクセスできることが求められる。
式の情報処理装置においても，ハードウェアで直接実行
する事の困難な，あるいはそれが効率的でないような複
雑な命令や割り込みを処理することが必要な場合があ
る。その場合に，ファームウェア等によってエミュレー
トするための機構を提供することが求められる。すなわ
ちエミュレートしようとする命令あるいは割り込み等の
処理が，ユーザの使う複数のアドレス空間のうちどの空
間のオペランドを持っているのかをファームウェア等の
エミュレート機構が知り，その空間に対してエミュレー
ト機構から直接アクセスできることが求められる。
本発明は，ユーザプログラムが使用する複数の仮想記
憶アドレス空間に対して，命令あるいは割り込みを処理
するエミュレート機構から直接アクセスできる手段を提
供することを目的とする。
憶アドレス空間に対して，命令あるいは割り込みを処理
するエミュレート機構から直接アクセスできる手段を提
供することを目的とする。
本発明は，エミュレート機構がエミュレートしようと
する命令のオペランドをアクセスする場合に有効となる
ドメインアクセス制御レジスタを設け，ユーザプログラ
ムの命令がエミュレート機構に割り出される際に，命令
中のオペランドのベースレジスタ番号やアクセスモード
情報をこのドメインアクセス制御レジスタの一部に設定
し，エミュレート機構のファームウェア命令がドメイン
をアクセスする場合，ドメインアクセス制御レジスタの
内容を参照してドメインのアドレス空間を決定できるよ
うにしたものである。
する命令のオペランドをアクセスする場合に有効となる
ドメインアクセス制御レジスタを設け，ユーザプログラ
ムの命令がエミュレート機構に割り出される際に，命令
中のオペランドのベースレジスタ番号やアクセスモード
情報をこのドメインアクセス制御レジスタの一部に設定
し，エミュレート機構のファームウェア命令がドメイン
をアクセスする場合，ドメインアクセス制御レジスタの
内容を参照してドメインのアドレス空間を決定できるよ
うにしたものである。
第１図は，本発明の原理説明図である。
第１図において， １は，ドメイン領域（ユーザ領域）であり，この例で
はアドレス空間Ａとアドレス空間Ｂを含む。
はアドレス空間Ａとアドレス空間Ｂを含む。
２は，ユーザプログラム中の命令であり，エミュレー
トを必要とする命令である。この命令は，命令コードOP
Cとベースレジスタ番号Ｂを含み，実行時にエミュレー
ト機構に割り出される。
トを必要とする命令である。この命令は，命令コードOP
Cとベースレジスタ番号Ｂを含み，実行時にエミュレー
ト機構に割り出される。
３は，命令２のPSWであり，主記憶アクセスモード情
報を有し，命令２が割り出される場合退避される。
報を有し，命令２が割り出される場合退避される。
４は，ドメインアクセス制御レジスタであり，命令２
が割り出される際に，ベースレジスタ番号Ｂと,PSW3の
主記憶アクセスモード情報とが設定される。
が割り出される際に，ベースレジスタ番号Ｂと,PSW3の
主記憶アクセスモード情報とが設定される。
５は，ファームウェア等のエミュレート機構である。
６は，ファームウェア命令であり，オペランドのベー
スレジスタ番号Ｂ′を含む。
スレジスタ番号Ｂ′を含む。
７は，アクセスタグレジスタであり，ファームウェア
命令のベースレジスタ番号Ｂ′により選択されたビット
は，オペランドがエミュレート機構５自身の領域かエミ
ュレートしようとしている命令２のオペランドがあるド
メイン１の領域かを指定する。このレジスタの内容は，
エミュレート機構５によって設定される。
命令のベースレジスタ番号Ｂ′により選択されたビット
は，オペランドがエミュレート機構５自身の領域かエミ
ュレートしようとしている命令２のオペランドがあるド
メイン１の領域かを指定する。このレジスタの内容は，
エミュレート機構５によって設定される。
８は，領域切替手段であり，ファームウェア命令６の
実行時にアクセスタグレジスタ７から読み出されたビッ
トの値が，ドメイン領域を指定しているときは，ドメイ
ンアクセス制御レジスタ４に設定されているベースレジ
スタ番号を選択し，他方，エミュレート機構自身の領域
を指定しているときは，ファームウェア命令６のベース
レジスタ番号Ｂ′を選択する。
実行時にアクセスタグレジスタ７から読み出されたビッ
トの値が，ドメイン領域を指定しているときは，ドメイ
ンアクセス制御レジスタ４に設定されているベースレジ
スタ番号を選択し，他方，エミュレート機構自身の領域
を指定しているときは，ファームウェア命令６のベース
レジスタ番号Ｂ′を選択する。
９は，アドレス空間決定手段であり，領域切替手段８
が選択したベースレジスタ番号をドメインアクセス制御
レジスタ４の主記憶アクセスモード情報等により，アク
セスすべきオペランドのアドレス空間を決定する。
が選択したベースレジスタ番号をドメインアクセス制御
レジスタ４の主記憶アクセスモード情報等により，アク
セスすべきオペランドのアドレス空間を決定する。
第１図において，エミュレート機構５は，エミュレー
トしようとする命令２のオペランドをアクセスする場
合，領域切替手段８によりドメインアクセス制御レジス
タ４のベースレジスタ番号Ｂを参照することによって，
容易にそのアドレス空間情報を得ることができ，また，
自身の領域をアクセスする場合には，領域切替手段８が
ファームウェア命令６のベースレジスタ番号Ｂ′を選択
するので，任意のアドレス空間に対して高速にアクセス
処理を行うことができる。
トしようとする命令２のオペランドをアクセスする場
合，領域切替手段８によりドメインアクセス制御レジス
タ４のベースレジスタ番号Ｂを参照することによって，
容易にそのアドレス空間情報を得ることができ，また，
自身の領域をアクセスする場合には，領域切替手段８が
ファームウェア命令６のベースレジスタ番号Ｂ′を選択
するので，任意のアドレス空間に対して高速にアクセス
処理を行うことができる。
第２図に，本発明に基づくドメインアクセス制御レジ
スタの１実施例を示す。
スタの１実施例を示す。
第２図において,10はエミュレート機構に割り出され
る命令,11は命令10のPSW,12はドメインアクセス制御レ
ジスタ（以後DACレジスタという）である。
る命令,11は命令10のPSW,12はドメインアクセス制御レ
ジスタ（以後DACレジスタという）である。
命令10の割り出し時に，第１オペランドのベースレジ
スタ番号B1がDACレジスタ12のARN1フィールドに設定さ
れ,SS形式の命令の場合はさらに第２オペランドのベー
スレジスタ番号B2がDACレジスタ12のARN2フィールドに
設定される。またPSW11のDATモード情報Ｔとアドレス空
間制御情報ASとが，それぞれDACレジスタ12のT,S,Pの各
フィールドに設定される。
スタ番号B1がDACレジスタ12のARN1フィールドに設定さ
れ,SS形式の命令の場合はさらに第２オペランドのベー
スレジスタ番号B2がDACレジスタ12のARN2フィールドに
設定される。またPSW11のDATモード情報Ｔとアドレス空
間制御情報ASとが，それぞれDACレジスタ12のT,S,Pの各
フィールドに設定される。
アドレス空間制御情報S,Pの値の図示されているよう
な組み合せにより，主記憶アクセスモードは，プライマ
リーモード，セカンダリーモード，アクセスレジスタモ
ード，ホームモードのいずれかが設定される。
な組み合せにより，主記憶アクセスモードは，プライマ
リーモード，セカンダリーモード，アクセスレジスタモ
ード，ホームモードのいずれかが設定される。
プライマリーモードでは，コントロールレジスタCR1
により指定されるセグメントテーブルを用いて仮想アド
レスのDAT変換を行う。
により指定されるセグメントテーブルを用いて仮想アド
レスのDAT変換を行う。
セカンダリーモードでは,CR7により指定されるセグメ
ントテーブルを用いてDAT変換を行う。
ントテーブルを用いてDAT変換を行う。
アクセスレジスタモードでは，アクセスレジスタリス
ト（ALET）を用いてセグメントテーブルを指定しDAT変
換を行う。
ト（ALET）を用いてセグメントテーブルを指定しDAT変
換を行う。
ホームモードでは,CR13により指定されるセグメント
テーブルを用いてDAT変換を行う。
テーブルを用いてDAT変換を行う。
第３図は本発明によるアクセス制御機構の１実施例の
構成図である。
構成図である。
第３図において,14は汎用レジスタGR0〜15,15はイン
デクスレジスタXR,16はベースレジスタBR,17はディスプ
レイメントレジスタDR,18は実効アドレス発生器EAG,19
は実効アドレスレジスタEAR,20はキャッシュ,21はオペ
ランドワードレジスタARC8,22はDACレジスタ12のARN1と
ARN2の一方を選択するセレクタ,23はファームウェア命
令のベースレジスタ番号B2とセレクタ22の出力（ARN1/A
RN2）との一方を選択するセレクタ,24はアドレスレジス
タAR0〜15,25はアクセスレジスタ変換制御部,26はCR1,2
7はCR7,28はAR−STD,29はCR13,30は主記憶アクセスモー
ドによって26ないし29のレジスタの内容（セグメントテ
ーブルへのポインタ）を選択するセレクタ,31はアクセ
スタグレジスタ,32はファームウェア命令13のB2によっ
てアクセスタグレジスタ31の中のビットを指定するデコ
ーダ,33はデコーダ32の出力によってビットを選択する
セレクタ,34はVMステート時にセレクタ33の出力を禁止
するゲート,35,36はゲート34の出力により主記憶アクセ
スモード情報をHPVステートでレジスタ12のS,Pのフィー
ルドからとるか,VMステートでPSW11のASフィールドから
とるかを選択するセレクタ,37は主記憶アクセスモード
を決定する変換モード回路,38はゲート34の出力によりP
SW11とDACレジスタ12のDATモード情報Ｔを選択するセレ
クタである。
デクスレジスタXR,16はベースレジスタBR,17はディスプ
レイメントレジスタDR,18は実効アドレス発生器EAG,19
は実効アドレスレジスタEAR,20はキャッシュ,21はオペ
ランドワードレジスタARC8,22はDACレジスタ12のARN1と
ARN2の一方を選択するセレクタ,23はファームウェア命
令のベースレジスタ番号B2とセレクタ22の出力（ARN1/A
RN2）との一方を選択するセレクタ,24はアドレスレジス
タAR0〜15,25はアクセスレジスタ変換制御部,26はCR1,2
7はCR7,28はAR−STD,29はCR13,30は主記憶アクセスモー
ドによって26ないし29のレジスタの内容（セグメントテ
ーブルへのポインタ）を選択するセレクタ,31はアクセ
スタグレジスタ,32はファームウェア命令13のB2によっ
てアクセスタグレジスタ31の中のビットを指定するデコ
ーダ,33はデコーダ32の出力によってビットを選択する
セレクタ,34はVMステート時にセレクタ33の出力を禁止
するゲート,35,36はゲート34の出力により主記憶アクセ
スモード情報をHPVステートでレジスタ12のS,Pのフィー
ルドからとるか,VMステートでPSW11のASフィールドから
とるかを選択するセレクタ,37は主記憶アクセスモード
を決定する変換モード回路,38はゲート34の出力によりP
SW11とDACレジスタ12のDATモード情報Ｔを選択するセレ
クタである。
ドメイン（ユーザ）領域の処理中に，エミュレートす
べき命令あるいは割込み等の処理が出現した時には，こ
れをファームウェア等のエミュレート機構に割出す。こ
れに際して，命令コードや主記憶オペランドアドレス等
のエミュレートに必要な情報は予め生成して，ファーム
ウェア等に渡す。この時，有効アドレス生成に用いたベ
ースレジスタ番号は，アドレス生成時にDACレジスタのA
RNのフィールドに記憶する。また,PSWの主記憶アクセス
のモードもDACレジスタのS,Pフィールドに記憶する。
べき命令あるいは割込み等の処理が出現した時には，こ
れをファームウェア等のエミュレート機構に割出す。こ
れに際して，命令コードや主記憶オペランドアドレス等
のエミュレートに必要な情報は予め生成して，ファーム
ウェア等に渡す。この時，有効アドレス生成に用いたベ
ースレジスタ番号は，アドレス生成時にDACレジスタのA
RNのフィールドに記憶する。また,PSWの主記憶アクセス
のモードもDACレジスタのS,Pフィールドに記憶する。
ドメインの処理中と，エミュレート処理の実行中と
は,CPUのステートをそれぞれVMステート及びHPV（ハイ
パバイザ）ステートに分けることで制御を切り替えるの
で,DACレジスタの内容は,HPVステートで保存する様にす
るだけでエミュレート中は保存できる。
は,CPUのステートをそれぞれVMステート及びHPV（ハイ
パバイザ）ステートに分けることで制御を切り替えるの
で,DACレジスタの内容は,HPVステートで保存する様にす
るだけでエミュレート中は保存できる。
VMステートで，ドメインのプログラム実行あるいは割
込み等の処理中は,PSWの指定する主記憶アクセスのモー
ドに従って，仮想アドレス空間か実アドレス空間か，さ
らに前者の場合，プライマリーモードかセカンダリーモ
ードかホームモードかアクセスレジスタモードかを制御
する。
込み等の処理中は,PSWの指定する主記憶アクセスのモー
ドに従って，仮想アドレス空間か実アドレス空間か，さ
らに前者の場合，プライマリーモードかセカンダリーモ
ードかホームモードかアクセスレジスタモードかを制御
する。
そして，アクセスレジスタモードの場合には，命令コ
ード中のベースレジスタ番号が，参照するアドレス空間
を指定するのに使われる。
ード中のベースレジスタ番号が，参照するアドレス空間
を指定するのに使われる。
一方,HPVステートでファームウェア等が処理を行って
いる間は，アクセスタグの制御によってHPVステートの
ファームウェア等自身の空間か,VMステートのドメイン
の領域かを切替える。
いる間は，アクセスタグの制御によってHPVステートの
ファームウェア等自身の空間か,VMステートのドメイン
の領域かを切替える。
この切替えは，そのアクセスを行うアドレス生成の際
のベースレジスタ番号によって，アクセスタグの１ビッ
トを選択し，それが０か１かによって行う。この機構に
よって，ドメインの領域のアクセスが指定されると,DAC
レジスタが有効となって，その内容がPSWに代って，主
記憶アクセスのモードを指定する。更に，そのモードが
DATオン（仮想アドレス空間）で，アクセスレジスタモ
ードの場合には,DACレジスタのARNのフィールドがベー
スレジスタ番号の代りに，アドレス空間を指定するのに
使われる。
のベースレジスタ番号によって，アクセスタグの１ビッ
トを選択し，それが０か１かによって行う。この機構に
よって，ドメインの領域のアクセスが指定されると,DAC
レジスタが有効となって，その内容がPSWに代って，主
記憶アクセスのモードを指定する。更に，そのモードが
DATオン（仮想アドレス空間）で，アクセスレジスタモ
ードの場合には,DACレジスタのARNのフィールドがベー
スレジスタ番号の代りに，アドレス空間を指定するのに
使われる。
ARNのフィールドは，例えばSS形式の命令のごとく，
主記憶オペランドを２つ持つ命令に対して，その割出し
の時に２つのベースレジスタ番号を記憶するためと，ま
た，逆にファームウェア等から，このような命令を発行
して，ドメインの複数空間の間でのデータの移動を行う
などの目的のために,2つ設けられている。通常は,ARN1
側を使う。いずれにせよ，アドレス空間の指定は,DACレ
ジスタのARNフィールドが使われ，有効アドレスの生成
には，命令コードによって指定されるベースレジスタが
使われる。両者は，互いに独立した番号を指定できる点
は，ファームウェア等の自由度を大きくすることに貢献
する。
主記憶オペランドを２つ持つ命令に対して，その割出し
の時に２つのベースレジスタ番号を記憶するためと，ま
た，逆にファームウェア等から，このような命令を発行
して，ドメインの複数空間の間でのデータの移動を行う
などの目的のために,2つ設けられている。通常は,ARN1
側を使う。いずれにせよ，アドレス空間の指定は,DACレ
ジスタのARNフィールドが使われ，有効アドレスの生成
には，命令コードによって指定されるベースレジスタが
使われる。両者は，互いに独立した番号を指定できる点
は，ファームウェア等の自由度を大きくすることに貢献
する。
更に,DACレジスタは,HPVステートで動く，ファームウ
ェア等に用意した特別の命令によってロード及びストア
を行えるようにしている。これも，ファームウェア等の
自由度を大きくする目的である。
ェア等に用意した特別の命令によってロード及びストア
を行えるようにしている。これも，ファームウェア等の
自由度を大きくする目的である。
本発明によれば，特定の命令や割り込み処理から割り
出されたエミュレート機構は，ドメインアクセス制御
（DAC）レジスタを参照して直接的にアドレス空間情報
を入手することができ，またエミュレート機構はドメイ
ンアクセス制御レジスタの内容を変更することができる
ため，処理の高速化と効率化とが可能となる。
出されたエミュレート機構は，ドメインアクセス制御
（DAC）レジスタを参照して直接的にアドレス空間情報
を入手することができ，またエミュレート機構はドメイ
ンアクセス制御レジスタの内容を変更することができる
ため，処理の高速化と効率化とが可能となる。
第１図は本発明の原理説明図，第２図はドメインアクセ
ス制御レジスタの１実施例の構成図，第３図は本発明に
よるアクセス制御機構の１実施例の構成図，第４図は従
来の仮想記憶アドレス空間アクセス制御方式の説明図で
ある。 第１図中， 1:ドメイン 2:命令 3:PSW 4:ドメインアクセス制御レジスタ 5:エミュレート機構 6:ファームウェア命令 7:アクセスタグレジスタ 8:領域切替手段 9:アドレス空間決定手段
ス制御レジスタの１実施例の構成図，第３図は本発明に
よるアクセス制御機構の１実施例の構成図，第４図は従
来の仮想記憶アドレス空間アクセス制御方式の説明図で
ある。 第１図中， 1:ドメイン 2:命令 3:PSW 4:ドメインアクセス制御レジスタ 5:エミュレート機構 6:ファームウェア命令 7:アクセスタグレジスタ 8:領域切替手段 9:アドレス空間決定手段
Claims (2)
- 【請求項１】複数のアドレス空間に存在するデータを命
令中の主記憶オペランドのベースレジスタ番号によりア
ドレス空間を指定して参照する仮想記憶方式の情報処理
装置において， 特定の命令あるいは割り込み処理等をエミュレートする
ファームウェア等のエミュレート機構と， エミュレートしようとする命令をエミュレート機構に割
り出す際に，その時のPSW等によって指定される主記憶
装置アクセスのモードと主記憶オペランドのベースレジ
スタ番号とを記憶するドメインアクセス制御レジスタ
と， 命令のエミュレート処理中にエミュレート機構が実行す
る命令の主記憶オペランドのベースレジスタ番号によっ
て指定され，アクセス領域が自エミュレート機構の領域
かエミュレートしようとしている命令あるいは割り込み
等の処理を含むドメイン領域かを指示する値をもつエミ
ュレート機構が自由に設定できるアクセスタグレジスタ
と， アクセスタグレジスタの値によって，自エミュレート機
構の領域と，エミュレートしようとしている命令あるい
は割り込み等の処理を含むドメイン領域との間の切替を
行う領域切替手段と， 上記したアクセスタグレジスタの内容によってドメイン
領域のアクセスが指定された場合に，先にエミュレート
機構に割り出す際に記憶したドメインアクセス制御レジ
スタの内容によって，実際のベースレジスタ番号とは独
立にアドレス空間を決定するアドレス空間決定手段とを
そなえ， エミュレート機構が命令や割り込み等のエミュレートで
ドメインの処理に介入する場合に，ドメインの領域を高
速にアクセスすることを特徴とする仮想記憶アドレス空
間アクセス制御方式。 - 【請求項２】請求項１において，ドメインアクセス制御
レジスタの内容は，エミュレート機構によって読み書き
可能とし，また必要に応じて変更できるようにしたこと
を特徴とする仮想記憶アドレス空間アクセス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239436A JP2798275B2 (ja) | 1989-09-14 | 1989-09-14 | 仮想記憶アドレス空間アクセス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1239436A JP2798275B2 (ja) | 1989-09-14 | 1989-09-14 | 仮想記憶アドレス空間アクセス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102445A JPH03102445A (ja) | 1991-04-26 |
| JP2798275B2 true JP2798275B2 (ja) | 1998-09-17 |
Family
ID=17044748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1239436A Expired - Fee Related JP2798275B2 (ja) | 1989-09-14 | 1989-09-14 | 仮想記憶アドレス空間アクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2798275B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3261708B2 (ja) * | 1991-09-12 | 2002-03-04 | 富士ゼロックス株式会社 | 仮想計算機のアドレス変換方式 |
| KR101693868B1 (ko) * | 2010-10-11 | 2017-01-17 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 라이트 유닛 |
-
1989
- 1989-09-14 JP JP1239436A patent/JP2798275B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102445A (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077657A (en) | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor | |
| US7284100B2 (en) | Invalidating storage, clearing buffer entries, and an instruction therefor | |
| JP2678183B2 (ja) | デジタルプロセッサ制御装置および実行時記憶割当ての方法 | |
| US4206503A (en) | Multiple length address formation in a microprogrammed data processing system | |
| EP0137191A2 (en) | Virtual machine system controller | |
| EP0148478A2 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| JPWO2003025743A1 (ja) | Ｊａｖａアクセラレータを備えたプロセッサシステム | |
| JPS6313215B2 (ja) | ||
| US5226132A (en) | Multiple virtual addressing using/comparing translation pairs of addresses comprising a space address and an origin address (sto) while using space registers as storage devices for a data processing system | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US20070156386A1 (en) | Linearization of page based memory for increased performance in a software emulated central processing unit | |
| JP2798275B2 (ja) | 仮想記憶アドレス空間アクセス制御方式 | |
| JPH0377137A (ja) | 情報処理装置 | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JPH03109656A (ja) | 多重仮想アドレス空間アクセス方法およびデータ処理装置 | |
| JPS6336012B2 (ja) | ||
| JPS62120542A (ja) | 情報処理装置 | |
| JPH0338751A (ja) | Ｉｖｓｋ命令制御方式 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JP2581298B2 (ja) | メモリアクセス権情報供給機構 | |
| JP2980327B2 (ja) | 命令処理装置 | |
| JPS6177936A (ja) | 情報処理装置 | |
| JPH0221613B2 (ja) | ||
| JPS61112240A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |