JPS60225943A

JPS60225943A - 例外割込み処理方式

Info

Publication number: JPS60225943A
Application number: JP59081757A
Authority: JP
Inventors: Shigechika Tsutsui; 筒井　茂義; Yumiko Sugita; 杉田　由美子
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-04-25
Filing date: 1984-04-25
Publication date: 1985-11-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】【発明の利用分野〕本発明は、単一の計算機システムにおいて、特に複数の
オペレーティングシステム（ＯｐｅｒａｔｉｎｇＳｙｓ
ｔｅｍ、以下Ｏ８という）を効率よく制御するための制
御方式に関するものである。

〔発明の背景〕

従来より単一の計算機システムを多目的に利用する方法
として、それぞれ目的に合致する複数のＯ８を作成し、
それらのＯ８を一つの計算機システム（実計算機）の下
で時分割に動作させて目的ごとのアプリケーションプロ
グラムを実行するという仮想計算機方式が採用されてい
る（例えば、山谷他著「仮想計算機」共立出版参照）。

第１図は、仮想計算機の構成例を示した図である。実計
算機１は第ｔＯＳで動く第１仮想計算機２と、第２０８
で動く第２仮想計算機３からなり。

これら２つのＯ８が動作して、処理を行う仮想計算機で
ある。

第２図は、上記仮想計算機システムにおける各種プログ
ラムの構成を示した図である。

第２図の制御プログラム（ＣＰ）２１は、第１０８２２
および第２０８２３に対する仮想環境を実現するための
プログラムで、その主な機能は。

ｉ）客仮想計算機のＯＳが有効に働くように仮想計算機
をスケジューリングすること、１１）スケジューリング
に従って、仮想計算機に制御を与えること、１１１）外
部からの割込みに対して、各仮想計算機のＯ８に連絡す
ること等であり、ユーザプログラムを直接制御する機能
はない。ユーザタスク２４−１・・・２４−ｋからなる
第２ユーザタスク群２４およびユーザタスク２５−１・
・・２５−ｎからなる第２ユーザタスク群２５は、それ
ぞれ第１Ｏ８２２および第２０８２３によって制御され
る。

例えば、ユーザタスク２４−１がＯ８に対する要求であ
るスーパバイザ・コール（Ｓｕｐｅｒ　ＶｉｇｏｒＣａ
ｌｌ、以下ＳｖＣという）割込みを送出した場合の制御
例を第３図に示す。第３図に示したように。

ユーザタス￥２４−１の８７０割込みが制御プログラム
（ＣＰ）２１で受理された後、第１Ｏ８２２に処理が渡
され、再び制御プログラム（ｃｐ）２１を経由して、ユ
ーザタスク２４−１に戻るので、第１０８２２のＳｖＣ
処理の他の制御プログラム（ＣＰ）２１間とのオーバヘ
ッドが加わり、Ｏ８全体のオーバヘッドが増加するとい
う問題がある。

上記の問題を解決する方法に、特許順（特願昭５７−Ｇ
λ墜３１号）「計算機システムの制御方式」昭和５７年
４月１６日がある。

その内容を第４図に示す計算機システムの構成により説
明する。

第４図において、４はプロセッサ、５は主メモリ、６は
入出力装置、７はパスライン、５１は中核ＯＳ、５２セ
カンダリＯＳタスク、５３はユーザタスク群である。

第４図に示したこの方式では、前述した制御プログラム
（ＣＰ）２１を設けず、中核０８５１とその制御のもと
に動くセカンダリＯＳタスク５２との構成により、Ｏ８
全体のオーバヘッドを減少させている。

第４ｖｉに主メモリ５に格納されるプログラムは第５図
に示す内容である。

第５図において、５１−１は割込みベクタテーブル、５
１−２はディスパッチャ、５１−３はトラップ・マツピ
ング・テーブル、５１−４はＩ１０タスク、５２−１は
セカンダリＯ８，５２−２はセカンダリタスク群、５２
−３はトラップエントリ、５２−４はイニシャルエント
リ、５２−５はＩ１０割込みエントリ、５２−６．５３
−１はフラグ・レジスタである。

第５図の中核０８５１は、リアルタイム・アプリケーシ
ョンプログラムのユーザタスク群５３を制御するもので
、オーバヘッドの小さい通常のリアルタイムＯ８である
。その構成は、ＳｖＣトラレプ２例外トラップ、外部割
込みなどの割込みに対するＯ８へのエントリアドレスを
示すテーブルで普通′ｉ±計算機のメモリアドレスの若
番地に設ける割込みベクタテーブル５１−１と、各トラ
ップ種別に対し、固有の処理が行えるように、各タスク
ごとの処理アドレスを定義するトラップ・マツピング・
テーブル５１−３と、ディスパッチャ５１−２と、Ｉ１
０タスク５１−４等からなっている。中核０８５１は例
えばユーザタスク群５３からのＯ８要求である８７０割
込みに対し、割込みベクタテーブル５１−１で示すエン
トリアドレスの処理ルーチンを実行した後に、ディスパ
ッチャ５１−２を経由して、元のユーザタスクまたは、
他のユーザタスクに制御を渡すという流れで動作を行う
。

一方、セカンダリＯＳタスク５２はセカンダリ０ｆ９５
２−１、セカンダリタスク群５２−２等で　”構成され
る。セカンダリ０８５２〜１と上記Ｏ８のものに制御さ
れ、マルチプログラミングで動作するセカンダリタスク
群５２−２は、ユーザタスク群５３と基本的に同様な位
置付けで中核０８５１によって制御される。

セカンダリ０８５２−１への主要なエントリは、３つあ
る。第１のエントリは、中核０８５１のスケジューリン
グによって、最初にディスパッチされたときの実行番地
であるイニシャルエントリ５２−４である。第２のエン
トリは、トラップ・マツピング・テーブル５１−３のア
ドレスで入ってくるトラップエントリ５２−３である。

第３のエントリは、Ｉ１０タスク５１−４からのＩ１０
割込みエントリ５２−５である。

今、セカンダリタスク群の処理実行中に、５ｖＣ１また
はバスエラー特権命令違反等によるトラップが発生した
場合には、その内容で定まる中核０８５１の割込みベク
タテーブル５１−１のアドレスに従って、中核０．８５
１内のトラップエントリに入り、その後、トラップ・マ
ツピング・テーブル５１−３で示すＳｖＣまたはトラッ
プ処理用タスクのアドレスが、トラップエントリ５２−
３を経由して、セカンダリ０８５２−１に送られ、処理
される。

上記のような動作の流れで処理されるので、処理時間が
長くなるという問題がある。

〔発明の目的〕

本発明の目的は、上記のような従来技術の問題点を解決
するため、計算機システムの構成を書軍したり、あるい
はＯ８のプログラムを複雑化することなく、ＯＳタスク
におけるトラップの処理を高速に行うことができる例外
割込み処理方式を提供することにある。

〔発明の概要〕

上記目的を達成するため、本発明の例外割込′み処理方
式は、複数のＯ８を有して、割込みベクタテーブルを用
いて割込み処理を行う計算機システムにおいて、該シス
テムで実行中プログラムの属性を記憶する記憶手段と、
トラップ処理のタスクアドレスをセットしているトラッ
プ・マツピング・テーブルを指示することのできるトラ
ップ・ベクタテーブルとを有し、前記記憶手段に記憶時
に発行したトラップに対し、前記割込みベクタテーブル
のかわりに、前記トラップ・ベクタテーブル内容によっ
て、トラップ・マツピング・テーブルからトラップ要因
に対応するタスクのアドレスを得て、処理を行うことに
特徴がある。

〔発明の実施例〕

以下、本発明の実施例を図面により説明する。

本発明における計算機システムの主メモリに格納するプ
ログラムの構成は前述した第５図と同様である。第６図
は本発明におけるレジスタの構成を示し、第７図は本発
明に基づくトラップ割込み処理の動作フローチャートを
示したものであり、いずれも−５図を補足説明するため
の図である。

第６図のフラグレジスタ６１には、第５図のセカンダリ
ＯＳタスク５２が処理実行中にはｕ　１　ｎ、その他の
タスク時には１′Ｏ＃がセットされ、ポインタ・レジス
タ６２にはトラップ・マツピング・テーブル６３の番地
内容がセットされ、次にステータスレジスタ６４　（５
ｔａｔｕｓ　Ｒｅｇｉｓｔｅｒ、以下ＳＲという）の１
３ｂｉｔ目には、スーパバイザモード時は′１″、ユー
ザモード時はａｔ　Ｏ＃＃がそれぞれセットされる。ま
たトラップ・マツピング・テーブル６３には、第５図の
トラップ・マツピング・テーブル５１−３と同様に、Ｓ
ｖＣなどのトラップ要因に対応する処理タスクのアドレ
スがセットされている。

前記フラグレジスタ６１に対するａｔ　１　＃のセット
を、中核０８５１がセカンダリＯＳタスク５２をディス
パッチングするときに行うので、計算機は実行中のタス
クの属性を識別することができる。

次に、第５図および第６図の動作の流れを第７図により
説明するが、必要に応じて第４図の計算機システムの構
成を示す図を参照することとする。

ＳｖＣなどのトラップが発生したとき計算機は、フラグ
レジスタ６１の内容が１または０がを判断する（７１）
。その内容が“０′°の場合には、セカンダリＯＳタス
ク５２以外からのトラップであることから、前述した通
常の動作の流れ、つまりプログラム・カウンタ（以下Ｐ
Ｃという）および５Ｒ６４の内容をシステムスタックに
退避し、５Ｒ６４をスーパバイザモードにセットした後
、割込みベクタテーブル５１−１のアドレス内容でトラ
ップ処理を実行する動作となる（７４，７５゜７６）。

また、フラグレジスタ６１の内容がＩＩ　Ｉ　Ｈの場合
には、セカンダリＯＳタスク５２からのトラップである
ことから、まずＰＣおよび５Ｒ６４の内容を現在使用中
のスタックに退避した後、従来技術で行っていた割込み
ベクタテーブル５１−１のアドレス参照の処理をせずに
、直接にポインタレジスタ６２で示す番地のトラップ・
マツピング・テープ・ル６３の内容参照を行い、トラッ
プ要因に対応す忘トラップ処理用タスクのアドレスに直
接移行する制御となる（７２．７３）。

なお、通常のトラップ処理では、トラップが発生した場
合、計算機の実行モードを独立・無条件に発生以前の状
態、いわゆるスーパバイザモードにしているのに対し、
本発明によるトラップ処理では、実行モードの変更を行
っていない。それはフラグレジスタ６１がＭ　Ｉ　Ｈの
ときのセカンダリＯＳタスク５１からのトラップ発生を
中核ｏＳ５１に対して報告せずに、セカンダリＯＳタス
ク５１内で連続してトラップ処理を実行するためである
。

また、フラグレジスタ６１を独立なレジスタとして扱っ
ているが、５Ｒ６４の未使用ビットを充当するなどでも
実現できる− さらにトラップ・マツピング・テーブル６３を、ポイン
タレジスタ６２に示す番地に設けたが、固定の番地でも
よく、ハードウェアレジスタ群の構成でも実現すること
ができる。

このように、第６図に示す本発明のレジスタ構成を用い
ることにより、セカンダリＯＳタスク５２からのトラッ
プ発生を中核０８５１による介入なく、高速にセカンダ
リＯＳタスク５２による処理が可能となり、トラップ処
理のオーバヘッドの減少およびセカンダリＯＳタスク５
２の性能アップを計ることができる。

本発明のレジスタ構成が通常タスクすなわちフラグレジ
スタ６１に１′１”をセットしないタスクに悪影響を与
えることは何もなく、また実施例で引用したところの第
１Ｏ８のもとに第２Ｏ８を構成する場合に限らず、トラ
ップをタスク内にて高速処理する場合などにも応用する
ことができる汎用　。

性をもつ機能である。

〔発明の効果〕

以上説明したように、本発明の例外割込み処理方式によ
れば、フラグ、ポインタ、ステータスの各レジスタを設
けることにより、計算機のシステム構成を変更したり、
Ｏ８で複雑なプログラムを作成したりすることなく、Ｏ
Ｓタスクにおけるトラップの処理を高速に行うことがで
きる。

【図面の簡単な説明】

第１図は仮想計算機の構成例を示す図、第２図は仮想針
、算機システムのプログラムのプログラム構成図、第３
図はＳｖＣ処理動作を説明するための図、第４図は計算
機システムの構成図、第５図はトラップ等の処理動作を
説明するための図、第６図は本発明におけるレジスタの
構成図、第７図は本発明によるトラップ処理の動作フロ
ーチャートである。１・・・実計算機、２，３・・・仮想計算機、４・・・
プロセッサ、５・・・主メモリ、６・・・入出力装置、
７・・・パスライン、２１・・・制御プログラム（ＣＰ
）、２２゜２３・・・Ｏ８，２４，２５・・・ユーザタ
スク、５１・・・中核Ｏ８，５２・・・セカンダリＯＳ
タスク、５３・・・ユーザタスク、６１・・・フラグレ
ジスタ、６２・・・ポインタレジスタ、６３・・・トラ
ップ・マツピング・′！６１　図第　２　口第゛３　目１ ′！Ｊ　４　図ｖＪ　Ｓ　目ｖｌ　６　邑　− ４−Ｉ

Claims

【特許請求の範囲】１、複数のＯ８を有し、割込みベクタテーブルを用いて
割込み処理を行う計算機システムにおいて、ｉシステム
で実行中プログラムの属性を記憶する手段と、トラップ
処理のタスクアドレスをセットしているトラップ・マツ
ピング・テーブルを指示するトラップ・ベクタテーブル
とを有し、前記記憶手段に記憶時に発行したトラップに
対し、前記割込みベクタテーブルを用いる代りに、前記
トラップ・ベクタテーブル内容によって、トラップ・マ
ツピング・テーブルからトラップ要因に対応するタスク
のアドレスを得て、処理を行うことを特徴とする例外割
込み処理方式。２、前記トラップ・ベクタテーブル内容でトラップ処理
を行う場合、計算機の実行モードを変更しないことを特
徴とする特許請求の範囲第１項記載の例外割込み処理方
式。