JPS60225944A

JPS60225944A - 仮想計算機システム

Info

Publication number: JPS60225944A
Application number: JP59081751A
Authority: JP
Inventors: Hiroshi Ikegaya; 池ケ谷　浩; Hidenori Umeno; 梅野　英典; Takashige Kubo; 久保　隆重
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-04-25
Filing date: 1984-04-25
Publication date: 1985-11-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、仮想計算機システムに関し、特に特権命令シ
ミュレーションのオーバヘッドを削減することができる
仮想計算機システムに関するものである。

〔発明の背景〕

仮想計算機システムは、１台の実計算機の資源（処理装
置、実記憶装置、チャネルおよび人出カ装置等）のもと
てあたかも複数の計算機が存在するかの如く制御する計
算機システムである。仮想計算機システム（以下ＶＭＳ
）では、主記憶装置や入出力装置は勿論、処理装置を含
むすべての資源をオペレーティング・システム（以下ｏ
ｓ）間で共有することができるように、多数のｏＳが１
台の実計算機上で見掛は上向時に走行できるようにうる
。このため、実計算機における２つの動作モード、つま
り特権モードと非特権モードの動作形態を利用する。す
なわち、一般的には特権モードはＯ８の動作モードに使
用されているが、ＶにＳでは特権モードは特殊な制御プ
ログラム（これを仮想計算機制御プログラム（以下ＶＭ
ＣＰという）の動作モードとし、Ｏ８を非特権モードで
動作させるのである。複数の仮想計算機（以下ＶＭ）は
、実計算機と機能的に等価となるようにＶＭＣＰにより
シミュレーションされる。

第１図は通常のＶＭＳの概念図である。実計算機１は、
特権または非特権モードの処理要求（マシン命令）を扱
うことができる実計算機インタフェースをＶＭＣＰｉ：
対し与えると、ＶＭＣＰ　４はこれを利用して動作し各
ＶＭ３１，３２の０８３１１や０８３２１の動作を可能
にするため、別の実計算機インタフェースをこれらに与
える。第１図では、２つのＶＭＬ、か示されていないが
、多数のＶＭが存在しても同じであって、０８３１１゜
３２１はＶＭ３１，３２が与える実計算機インタフェー
スを用いて動作することになり、あたかも実計算機１上
で動作しているように見える。また、０８３１１．３２
１はユーザ・プログラム５１１゜５２１．５３１，５．
４１に対して拡張マシン・インタフェースを与える。こ
こで、拡張マシン５１゜５２．５３．５４とは、ユーザ
・プログラムからのあるまとまった機能処理の要求（ス
ーパバイザ・コール）に対する処理をＯ８ごとにそのｏ
ｓ内で実行する機能、および非特権モードのマシン命令
等である。このように、ＶＭＣＰ４とＶＭ３１゜３２と
の関係は一般のＯ８における制御プログラムと処理プロ
グラムとの関係に類似する。すなわち、制御プログラム
に相当するものがＶＭＣＰ４であり、処理プログラムに
相当するものがＶＭＳｌ、３２である。ＶＭＣＰ４が生
成したＶＭ３１．３２は非特権モードで実行するため、
ＶＭ３１．３２上での特権命令は特権命令外としてＶＭ
ＣＰ４に、報告され、ＶＭＣＰ４がシミュレーションを
行うことにより実行される。

第２図は、従来のＶＭの特権命令シミュレーションの概
念図である。第２図において、１は実計算機のハードウ
ェアであって、演算機能とＶＭＡ（ファームウェア・ア
シスト）とを含む。２は実記憶装置のＶＭＣＰであって
、割込み処理プログラム２１と特権命令シミュレーショ
ン・プログラム２２とＶＭの起動処理プログラム２３が
格納されている。３１，３２．３３はそれぞれ仮想記憶
装置のＶＭであって、非特権モードで動作する。

次に、ＶＭＣＰによる特権命令シミュレーションのうち
コントロール・レジスタを制御する特権命令のシミュレ
ーション処理の概略について述べる。一般的に、非同期
割込み（入出力割込み、外部割込み等）に対するマスク
としては、各々の割込み（入出力割込み、外部割込み等
）に対する割込みマスクと、それを細かく分けた個々の
割込み（チャネルＯからの割込み、ＣＰＵタイマ割込み
等）に対する割込みサブマスクが存在し、コントロール
・レジスタには割込みサブタスクが設けられている。そ
して、あるＶＭに対する非同期割込みが発生し、その割
込みに対してサブマスクに関しては割込み可能であるが
ハードウェア内のメインの割込みマスクが割込み不可能
である場合には、又は、サブマスクに関して割込み不可
能である場合は、ＶＭＣＰ側で割込みを保留する。すな
わち。

ＶＭＣＰ側では割込み要因を記憶する処理を行い。

さのＶＭに対する実際の割込みの反映は対応するＶＭに
制御が渡り１割込みマスクが割込み可能となったときに
行うようにしている。

第２図の矢印で示すように、あるＶＭから特権命令が発
行された場合の処理には、実計算機１の演算機能からＶ
ＭＣＰで特権命令のシミュレーションを行う方法と、演
算機能からファームウェア・アシスト（ＶＭＡ）機構に
より特権命令のシミュレーションを行う方法の２つがあ
る。先ず、ＶＭＣＰにおけるシミュレーションについて
述べる。

第３図は、従来におけるコントロール・レジスタを制御
する特権命令のシミュレーション方式のフローチャート
である。ここでシミュレーションとは、ＶＭの特権命令
の動作（例えばコントロール・レジスタ変更動作）を実
計算機のプログラムによって解釈実行する方法であって
、ＶＭの命令を取り出しそのアドレスを実計算機のアド
レスつまり実アドレスに変換する。また、命令の操作コ
ードに対する動作を実行するようにプログラムされたル
ーチンのアドレスをめる。このルーチンの実行により、
先に取り出した命令の操作が行われ終了すれば次の命令
を取り出す。

第３図において、シミュレーションが開始されると先ず
ＶＭＣＰは、特権命令をＶＭのコントロール・レジスタ
に対してシミュレーションする（ステップ２０１）。特
権命令シミュレーションの結果、コントロール・レジス
タのサブマスクが変更された場合（′０”からｔｔ　１
　＃＃あるいは′１”から′ｔ　Ｏ＃＃になったとき）
には、サブマスクが“１＃であるか否かを調べる（ステ
ップ２０２，２０３）。

ステップ２０３でコントロール・レジスタのサブマスク
が“１″であるときには、非同期割込みの有無をベンデ
ィング・レジスタに反映する（ステップ２０４）。また
、ステップ２０３でコントロール・レジスタのサブマス
クが１１０”であるときには、ベンディング・レジスタ
をリセットする（ステップ２０５）、これＫより、シミ
ュレーション方式の動作は終了する６次に、第２図のＶＭＡ＠構について述べる。第２図のＶ
ＭＳにおいて、特権命令シミュレーションを実記憶装置
２のＶＭＣＰによって処理する場合には、実計算機下の
Ｏ８で実行した場合と比較してかなりの性能低下が生じ
る。すなわち、シミュレーションは完全にソフトウェア
のみでプログラムの処理を行う方法であるため融通性が
高い等の利点はあるが、実行速度が非常に遅くなるのが
実用上の最大の難点である。

そこで、従来よりＶＭ上の特権命令の実行を支援するフ
ァームウェア・アシスト（ＶＭＡ）が用いられている。

このＶＭＡは、ＶＭＣＰのシミュレーションを代行する
ものであるが、ＶＭＣＰの割込み処理および起動処理を
省略することができるので高速化を図ることができる。

しかし、このＶＭＡ処理は第３図のフローのうちステッ
プ２０２゜２０３の処理を行い、条件が成立した場合と
ＶＩＡ処理の中でＶＭＡでは処理が不可能である場合に
はＶＭＣＰに処理を委ねている。したがって、条件が成
立のときにはやはり処理が遅くなる。また、このＶＭＡ
はＶＭ用の制御ブロックに対して単純な処理だけを選び
出し、ＶＭＣＰの処理を代行するものであるため基本的
にはシミュレーションと変わりない。したがって、実計
算機での処理に比較すると１つの特権命令当り２〜５倍
の実行時間を要する。

そこで、さらにＶＭＫ実計算機のコントロール・レジス
タを占有させる方法を採用し、直接実行モードを設ける
ことにより、ＶＭのＯ８と同じ特権モードでＶＭ上の特
権命令を直接実行させる。

つまりＶＭＣＰおよびＶＭＡを介入させることなく実行
させ、実計算機に比較して殆んど同等の性能を与えるこ
とが考えられる。しかし、この直接実行方式では第３図
のフローのうちのステップ２０２および２０３の条件が
成立した場合、ベンディング・レジスタのセットとリセ
ット処理、ＶＭ起動処理をＶＭＣＰで行う必要がある。

第４＠は、ＶＭ上の特権命令を直接実行する方式のＶＭ
Ｓのブロック−である、第４図においては、第２図と同
じように実計算機ｌの中に実計算機用マイクロプログラ
ム１２とＶＭＡマイクロプログラム１３を設けるととも
に、判定用マイクロプログラム１１を新しく設ける。Ｖ
Ｍ３上で特権命令が発行されると、その特権命令を直接
実行する前に判定用マイクロプログラム１１で第３図の
フローのうちのステップ２０２および２０３の判定処理
を行い、条件が成立したときには直接実行は行わずにＶ
ＭＣＰに制御を委ねる。ＶＭＣＰでは前述と同じように
して、ベンディング・レジスタのセットとリセット処理
およびＶＭ起動処理を行ってＶＭ３に対し制御を渡す。

一方、判定処理で条件が不成立のときには、実計算機用
マイクロプログラム１２により前述のＶＭに実計算機の
コントロール・レジスタを占有させる方法を用いて特権
命令を直接実行した後、制御をＶＭ３に渡す。

この方法によれば、直接実行の場合にはＶにＣＰおよび
ＶＭＡの介入は不要となるが、直接実行が可能か否かの
判定処理が常に必要となり、それをマイクロプログラム
で行ってもなお実計算機に対するオーバヘッドとなるた
め直接実行の効果が低下する。

〔発明の目的〕

本発明の目的は、このような問題を解決するため上記マ
イクロプログラムによる判定処理を不要にし、かつコン
トロール・レジスタを制御する特権命令を直接実行する
ことにより、ＶＭＣＰのシミュレーション・オーバヘッ
ドを削減してＶＭＳの性能を向上させることが可能な仮
想計算機システムを提供することにある。

〔発明の概要〕

上記目的を達成するために本発明の仮想計算機システム
は、オペレーティング・システムの動作状態を制御する
コントロール・レジスタの内容の中に割込み可能である
ことを示す識別手段と、上１！；Ｉ−１？べ１ノーテイ
ング・シス早１−Ｌ−錯ナス自＋ａみ保留要因の有無を
示すベンディング・レジスタと、上記コントロール・レ
ジスタの識別手段が割込み不可能から割込み可能となっ
たとき、管理プログラムに割込みを行う手段とを有する
ことに特徴がある。

〔発明の実施例〕

以下、本発明の一実施例を図面により説明する。

第５図の実計算機１では第４図の場合と同じように、直
接実行を行う実計算機用マイクロプログラム１２と、Ｖ
ＭＡマイクロプログラム１３とを設け、かつ第４図の判
定用マイクロ、プログラム１１のかわりに判定用ハード
ウェア１４を設けるが、これは実計算機用マイクロプロ
グラム１２の後段に配置する。また、上記両マイクロプ
ログラム１２．１３の前段に直接実行モードか否かを判
断するマイクロプログラム命令１０を配置する。

ＶＭ３から特権命令が発行されたとき、実計算機１では
命令ｌＯにより直接実行モードであるか否かが判定され
、直接実行モードの場合には実計ＩＥＮＩ用マイクロプ
ログラム１２により前述のＶＭに実計算機のコントロー
ル・レジスタを占有させる方法で特権命令を直接実行す
る。それ以外の場合には、ＶＭＡマイクロプログラム１
３により処理が行われる。ただ、このＶＭＡ処理におい
ても第３図のフローにおけるステップ２０２および２０
３の処理で条件が成立した場合、あるいはＶＭＡでは処
理が不可能な場合にはＶＭＣＰに処理を委ねる必要があ
る。それ以外の場合ではＶＩＡマイクロプログラム１３
で処理された際に直ちにＶＭ３に制御が戻される。

一方、実計算機用マイクロプログラム１２で処理された
場合には１判定用ハードウェア１４によりＶＭＣＰに割
込む必要があるか否かが判定される。そして、ここでは
第３図のフローのうちのステップ２０２および２０３の
判定処理をハードウェアで高速に行い、条件が成立した
場合にはＶＭＣＰシ二割込み、条件が不成立の場合には
直ちにＶＭ３に制御を戻す。

以上の処理のうち、直接実行モードであるか否かの判定
はマイクロプログラムにより僅かな時間しかかからず性
能には殆んど影響を及ぼさない。

また、判定用ハードウェア１４の判定処理は前述のよう
に高速に行われるので、これも僅かな時間しか要しない
。したがって、第５図のＶＭ特権命令の処理は第４図に
比較してきわめて高速にできる。

また、判定用ハードウェア１４から主記憶装置２のＶＭ
ＣＰへの割込みは、先ず割込み処理用マイクロプログラ
ムにブレイクインし、バードウェアあるいはマイクロプ
ログラムによりＶＭＣＰに割込む、ＶＭＣＰは、主記憶
装置２にＶＭＣＰ固有の割込み情報格納領域（すなわち
プレフイクス・エリア）を保持しているので、上記ハー
ドウェアまたはマイクロプログラムはこの領域を選択す
るようにアドレス指定を行う。

第６図は、第５図におけるハードウェア１の主要構成を
示し、判定用ハードウェア１４の全体のＣＰＵの中にお
ける位置を示す。

第６図は主記憶装置２、命令ユニット（ＩＵ）１０１、
実行ユニット（ＥＵ）１０２，１０６、ｖＭＣＰのプレ
フィクＸ−Ｌ／ジスタ（ＰＸＲ）　１０３゜ＶＭのプレ
フィクス・レジスタ（ＰＸＲ）１０４、ＰＸＲ選択制御
フラグ１０５、コントロール・レジスタ１０７、サブマ
スク保持レジスタ１０８、ベンディング・レジスタ１０
９、ＡＮＤ回路１１ｏ。

１１１から構成されている０点線でかこった部分が判定
用ハードウェア１４である。

ＶＭＣＰのＰＸＲ１０３およびＶＭのＰＸＲ１０４に畔
、ＶＭの起動時に各々のプレフィクス・エリア（ＰＳＡ
）の先頭アドレスが格納される。

ＰＸＲ選択制御フラグ１０５には６、ｖＭｃＰのＰＸＲ
１０３とＶＭのＰｘＲ１０４のいずれかを選択するため
の値が格納され、′０”のときはＶＭのＰＸＲを選択し
、′１＃のときはＶＭＣＰ７１ＰＸＲを選択する０通常
、ＶＭが走行中は“０”が格納され、ＶＭＣＰが走行中
は“ＩＮが格納される。コントロール・レジスタ１０７
では、サブマスクが“１″のとき、サブマスクに対応す
る割込みが可能であることを示す、また、ＶＭＣＰによ
りサブマスクに対応する割込みがベンディングになって
おす、サブマスクに関しては割込み可能であるがハード
ウェア１の中に存在するメインの割込みマス。

りが割込み不可能となっているものが存在するとき、ベ
ンディング・レジスタ１０９には“１”がセットされる
。サブマスク保持レジスタ１０ｇには。

コントロール・レジスタ１０７のサブマスクが変更され
た後に一定の遅れをもって変更後のサブマスクの値がセ
ットされる。つまり、コントロール・レジスタ１０７の
サブマスクが変更された時点では、サブマスク保持レジ
スタ１０８には変更前のサブマスクの値が格納されてい
る。

先ず、コントロール・レジスタ１０７のサブマスクとサ
ブマスク保持レジスタ１０８はＡＮＤ回路１１０，１１
１の入力となる。また、ベンディング・レジスタ１０９
はＡＮＤ回路１１０の入力となる。

コントロール・レジスタ１０７のサブマスクが“１＃で
サブマスク保持レジスタ１０８が“０”（サブマスクが
割込み不可能から割込み可能となった場合）、そしてベ
ンディング・レジスタ１０９が“ｌ”で、Ｅｕ２Ｏ３か
ら制御線３０４を通してコントロール・レジスタ１０７
の変更要求が発行されていたら、ＡＮＤ回路１１０から
１＃が出力される。ＡＮＤ回路１１０の出力が“１＃の
とき、制御線３０２を通してＰＸＲ選択レジスタ１０５
に“１”をセットし、制御線３０３を通してＥｕ２Ｏ３
のマイクロプログラムにブレイクインする。そして、Ｅ
ｕ２Ｏ３のマイクロプログラムではＶＭＣＰのＰＸＲを
選択し、制御線３０１を通してＶＭＣＰのＰＳＡを選択
することによりＶＭＣＰに割込む。

また、コントロール・レジス；１０７のサブマスクが“
０”でサブマスク保持レジスタ１０８が“１”のとき虻
サブマスクが割込み可能から割込み不可能となった場合
）に、Ｅｕ２Ｏ３から制御線３０５を通してコントロー
ル・レジスタ１０７の変更要求が発行されていたら、Ａ
ＮＤｉｉ路１１“ｌから“１”が出力される。ＡＮＤ回
路１１１の出力が“１＃のとき、制御線３０６を通して
ベンディング・レジスタ１０９をリセットする。

このように１本実施例では特権命令を直接実行後、もし
必要ならばハードウェアによりＶＭＣＰに制御を渡すの
で、直接実行前のマイクロプログラムによる判定処理を
備略することができ、高速処理が可能となる。これによ
って、特権命令の直接実行の効果がさらに上がり、実計
算機による特権命令の実行と比較して殆んど同等の性能
にすることができる。

〔発明の効果〕

以上説明したように本発明によれば、コントロール・レ
ジスタを制御する特権命令を直接実行しＶＭＣＰへの割
込み判定をハードウェアで行うので、ＶＭＣＰのシミュ
レーション・オーバヘッドを大幅に削減することができ
、ＶＭＳの性能を向上させることが可能となる。

【図面の簡単な説明】

第１図は通常の仮想計算機システムの概念図、第２図は
従来の仮想計算機の特権命令シミュレーションの概念図
、第３図は従来におけるコントロール・レジスタ制御用
特権命令のシミュレーション方式のフローチャート、第
４図は仮想計算機上の特権命令を直接実行するシステム
のブロック図、第５図は本発明の一実施例を説明する仮
想計算機システムのブロック図、第６図は第５図におけ
る判定用ハードウェアの構成図である。１・・・実計算機、２・・・主記憶装置、３・・・仮想
計算機、１０・・・直接実行か否かの判断マイクロプロ
グラム、１２・・・実計算機用マイクロプログラム、１
３・・・ＶＭＡマイクロプログラム、１４・・・判定用
ハードウェア、２１・・・割込み処理プログラム、２２
・・・特権命令シミュレーション用プログラム、２３・
・・ＶＭの起動処理用プログラム、１０１・・・命令ユ
ニット（ＩＵ）、１０２，１０６・・・実行ユニット（
ＥＵ）、１０３・・・ＶＭＣＰのプレフイクス・レジス
タ（ＰＸＲ）　、１０４・・・ＶＭのプレフイクス・レ
ジスタ、１０５・・・ＰＸＲ選択レジスタ、１０７・・
・コントロール・レジスタ、１０８・・・サブマスク保
持レジスタ、１０９・・・ベンディング・し￥Ｊ　１　
図ｆＪ　２　図￥Ｊ　３　図第　４　図冨　５　図

Claims

【特許請求の範囲】 ■、ひとつ又は複数のオペレーティング・システムを１
つの実計算機上で同時に動作させる管理プログラムを備
えた仮想計算機システムにおいて、上記オペレーティン
グ・システムに計算機の動作状態を制御するコントロー
ル・レジスタを走行中のオペレーティング・システムに
専有させ、そのコントロール・レジスタの内容の中に割
込み可能であることを示す識別手段と、上記オペレーテ
ィング・システムに対する割込み保留要因の有無を示す
ベンディング・レジスタを有し、上記コントロール・レ
ジスタの識別手段が割込み不可能から割込み可能となっ
たときに上記ベンディング・レジスタが割込み保留要因
無しの状態を示す場合、上記管理プログラム番二割込み
を行う手段を有することを特徴とする・　仮想計算機シ
ステム。２、上記コントロール・レジスタの職別手段が割込み可
能から割込み不可能となったときには、上記ペンディン
ブレ・レジスタの内容を割込み保留要因無しの状態にす
る手段を有することを特徴とする特許請求の範囲第１項
記載の仮想計算機システム。