JPH0433130A - マルチチップ構成方法 - Google Patents
マルチチップ構成方法Info
- Publication number
- JPH0433130A JPH0433130A JP2141081A JP14108190A JPH0433130A JP H0433130 A JPH0433130 A JP H0433130A JP 2141081 A JP2141081 A JP 2141081A JP 14108190 A JP14108190 A JP 14108190A JP H0433130 A JPH0433130 A JP H0433130A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- interruption
- interrupt
- cpu
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims abstract description 16
- 230000004044 response Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101100466239 Arabidopsis thaliana PUB6 gene Proteins 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、割り込み発生時に退避動作を全く行なわない
マルチチップ構成方法に関する。
マルチチップ構成方法に関する。
従来の技術
近年、マイコンが多くの分野で利用される。従来、割り
込み応答に要する時間は割り込み優先度の決定、命令実
行時間の最大値、プログラムカウンタおよびレジスタの
退避時間から構成されている。マルチチップ構成では通
常タスクを主に動作させ、割り込みが発生したときに通
常タスクが現在実行している命令が終了するまで待って
から、プログラムカウンタおよびレジスタの退避をする
ようにしている。
込み応答に要する時間は割り込み優先度の決定、命令実
行時間の最大値、プログラムカウンタおよびレジスタの
退避時間から構成されている。マルチチップ構成では通
常タスクを主に動作させ、割り込みが発生したときに通
常タスクが現在実行している命令が終了するまで待って
から、プログラムカウンタおよびレジスタの退避をする
ようにしている。
発明が解決しようとする課題
上記のように割り込みが発生したときに通常タスクが現
在実行している命令が終了するまで待ってから、プログ
ラムカウンタおよびレジスタの退避をすることは、割り
込み応答性が悪いものであった。
在実行している命令が終了するまで待ってから、プログ
ラムカウンタおよびレジスタの退避をすることは、割り
込み応答性が悪いものであった。
本発明は上記課題を解決するもので、高速応答性を実現
するマルチチップ構成方法を提供することを目的とする
。
するマルチチップ構成方法を提供することを目的とする
。
課題を解決するための手段
本発明は上記課題を達成するために、通常処理専用のＣ
ＰＵと、割り込み処理専用の中央処理装置（以下ＣＰＵ
と称す）を設け、各ＣＰＵはそれぞれ独立したメモリ領
域を持ち、割り込み応答時間は、割り込み発生に対応す
るオペレーティングシステムの処理によるＣＰＵの選択
時間のみになるように構成したマルチチップ構成方法と
する。
ＰＵと、割り込み処理専用の中央処理装置（以下ＣＰＵ
と称す）を設け、各ＣＰＵはそれぞれ独立したメモリ領
域を持ち、割り込み応答時間は、割り込み発生に対応す
るオペレーティングシステムの処理によるＣＰＵの選択
時間のみになるように構成したマルチチップ構成方法と
する。
作用
本発明は上記した方法により、割り込み発生に対しては
割り込み処理専用のＣＰＵが通常処理と独立して処理を
行なうこととなる。
割り込み処理専用のＣＰＵが通常処理と独立して処理を
行なうこととなる。
実施例
以下、本発明の一実施例のマルチチップ構成方法につい
て第１図を参照しながら説明する。
て第１図を参照しながら説明する。
第１図は本発明の一実施例のマルチチップ構成方法を実
施するブロック図である。オペレーティングシステム（
以下Ｏ８と称す）１の管理のもとにＣＰＵＡ２．ＣＰＵ
Ｂ５．ＣＰＵＣ４，ＣＰＵＤ５゜ＣＰＵＢ６が並列に配
置されており、ＣＰＵＡ２゜ＣＰＵＢ５．ＣＰＵＣ４は
通常処理専用に、ＣＰＵＤ５．ＣＰＵＢ６は割り込み処
理専用である。割り込み処理専用ＣＰＵは割り込み要因
の数だけ準備されている。メモリ７はＣＰＵＡ２からＣ
ＰＵＢ６に対応して与えられており、ＣＰＵＡ２に対応
するＣＰＵＡ用メモツメモリ領域８ＰＵＢ６に対応する
ＣＰＵＥ用メモリ領域にまで準備されている。Ｏ８Ｉが
通常処理をＣＰＵＡ２．ＣＰＵＢ５゜ＣＰＵＣ４で実行
中に割り込み（図示せず）が発生すると、割り込み要因
に応じて割り込み処理専用ＣＰＵＤ５またはＣＰＵＢ６
に割り込み処理を割り当てる。割り込み処理専用ＣＰＵ
Ｄ５およびＣＰＵＢ６は割り込み専用であるので、現在
実行中のタスク、命令は存在せず、実行中命令の終了待
ち発生時間は存在しない。また割り込み処理専用ＣＰＵ
Ｄ５．ＣＰＵＥ６は専用のメモリ領域１１゜１２を使用
し、プログラムカウンタおよびレジスタをメモリ領域内
に持つことにより専有化でき、割り込み発生時に退避す
る必要はない。このように本発明の実施例のマルチチッ
プ構成方法によれば、割り込み処理専用ＣＰＵを設ける
ことと、専用メモリ領域を設けることにより、割り込み
応答に必要な時間は、割り込み発生時にどのＣＰＵに割
り込み処理を割り当てるかをＯ８Ｉが決定する時間のみ
であり、高速割り込み処理を実現することができる。
施するブロック図である。オペレーティングシステム（
以下Ｏ８と称す）１の管理のもとにＣＰＵＡ２．ＣＰＵ
Ｂ５．ＣＰＵＣ４，ＣＰＵＤ５゜ＣＰＵＢ６が並列に配
置されており、ＣＰＵＡ２゜ＣＰＵＢ５．ＣＰＵＣ４は
通常処理専用に、ＣＰＵＤ５．ＣＰＵＢ６は割り込み処
理専用である。割り込み処理専用ＣＰＵは割り込み要因
の数だけ準備されている。メモリ７はＣＰＵＡ２からＣ
ＰＵＢ６に対応して与えられており、ＣＰＵＡ２に対応
するＣＰＵＡ用メモツメモリ領域８ＰＵＢ６に対応する
ＣＰＵＥ用メモリ領域にまで準備されている。Ｏ８Ｉが
通常処理をＣＰＵＡ２．ＣＰＵＢ５゜ＣＰＵＣ４で実行
中に割り込み（図示せず）が発生すると、割り込み要因
に応じて割り込み処理専用ＣＰＵＤ５またはＣＰＵＢ６
に割り込み処理を割り当てる。割り込み処理専用ＣＰＵ
Ｄ５およびＣＰＵＢ６は割り込み専用であるので、現在
実行中のタスク、命令は存在せず、実行中命令の終了待
ち発生時間は存在しない。また割り込み処理専用ＣＰＵ
Ｄ５．ＣＰＵＥ６は専用のメモリ領域１１゜１２を使用
し、プログラムカウンタおよびレジスタをメモリ領域内
に持つことにより専有化でき、割り込み発生時に退避す
る必要はない。このように本発明の実施例のマルチチッ
プ構成方法によれば、割り込み処理専用ＣＰＵを設ける
ことと、専用メモリ領域を設けることにより、割り込み
応答に必要な時間は、割り込み発生時にどのＣＰＵに割
り込み処理を割り当てるかをＯ８Ｉが決定する時間のみ
であり、高速割り込み処理を実現することができる。
発明の効果
以上の実施例から明らかなように、本発明はオペレーテ
ィングシステムと、通常タスクの処理専用の通常処理Ｃ
ＰＵと、割り込みタスクの処理専用の割り込み処理ＣＰ
Ｕと、メモリとを備え、前記オペレーティングシステム
は前記通常処理ＣＰＵと前記割り込み処理ＣＰＵとを制
御して通常タスクと割り込みタスクを分離して処理させ
るものとし、前記通常処理ＣＰＵと割り込み処理ＣＰＵ
はそれぞれ独立したメモリ領域を使用し、割り込み処理
においてプロプラムカウンタおよびレジスタの待避処理
を行なわないものとするマルチチップ構成方法とするこ
とにより、割り込み応答に必要な時間は、割り込みの発
生したときに、その割り込み処理をＣＰＵを割り当てる
ための時間だけですみ、プログラムカウンタおよびレジ
スタの退避に要する時間が不要であるので、割り込み処
理が高速にできる効果がある。
ィングシステムと、通常タスクの処理専用の通常処理Ｃ
ＰＵと、割り込みタスクの処理専用の割り込み処理ＣＰ
Ｕと、メモリとを備え、前記オペレーティングシステム
は前記通常処理ＣＰＵと前記割り込み処理ＣＰＵとを制
御して通常タスクと割り込みタスクを分離して処理させ
るものとし、前記通常処理ＣＰＵと割り込み処理ＣＰＵ
はそれぞれ独立したメモリ領域を使用し、割り込み処理
においてプロプラムカウンタおよびレジスタの待避処理
を行なわないものとするマルチチップ構成方法とするこ
とにより、割り込み応答に必要な時間は、割り込みの発
生したときに、その割り込み処理をＣＰＵを割り当てる
ための時間だけですみ、プログラムカウンタおよびレジ
スタの退避に要する時間が不要であるので、割り込み処
理が高速にできる効果がある。
第１図は本発明のマルチチップ構成方法を実施するブロ
ック図である。 １・・・・・・オペレーティングシステム、２．３．４
・・・・・・通常処理ＣＰＵ、５，６・・・・・・割り
込み処理ＣＰＵ、７・・・・・・メモリ、８，９，１０
，１１．１２・・・・・・メモリ領域。
ック図である。 １・・・・・・オペレーティングシステム、２．３．４
・・・・・・通常処理ＣＰＵ、５，６・・・・・・割り
込み処理ＣＰＵ、７・・・・・・メモリ、８，９，１０
，１１．１２・・・・・・メモリ領域。
Claims (1)
- オペレーティングシステムと、通常タスクの処理専用の
通常処理ＣＰＵと、割り込みタスクの処理専用の割り込
み処理ＣＰＵと、メモリとを備え、前記オペレーティン
グシステムは前記通常処理ＣＰＵと前記割り込み処理Ｃ
ＰＵとを制御して通常タスクと割り込みタスクを分離し
て処理させるものとし、前記通常処理ＣＰＵと割り込み
処理ＣＰＵはそれぞれ独立したメモリ領域を使用し、割
り込み処理においてプログラムカウンタおよびレジスタ
の待避処理を行なわないものとするマルチチップ構成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141081A JPH0433130A (ja) | 1990-05-29 | 1990-05-29 | マルチチップ構成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141081A JPH0433130A (ja) | 1990-05-29 | 1990-05-29 | マルチチップ構成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0433130A true JPH0433130A (ja) | 1992-02-04 |
Family
ID=15283771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141081A Pending JPH0433130A (ja) | 1990-05-29 | 1990-05-29 | マルチチップ構成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0433130A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7984218B2 (en) | 2008-02-05 | 2011-07-19 | Nec Corporation | Processor, electronic apparatus, interruption control method and interruption control program |
| WO2012014312A1 (ja) | 2010-07-30 | 2012-02-02 | 富士通株式会社 | マルチコアプロセッサシステム、割り当てプログラム、制御プログラム、割り当て方法、および制御方法 |
| DE102014010848A1 (de) | 2013-07-01 | 2015-01-08 | Suzuki Motor Corporation | Fahrzeugtürstruktur |
| JP2017199266A (ja) * | 2016-04-28 | 2017-11-02 | 日立オートモティブシステムズ株式会社 | 車両制御装置、及び車両システム |
-
1990
- 1990-05-29 JP JP2141081A patent/JPH0433130A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7984218B2 (en) | 2008-02-05 | 2011-07-19 | Nec Corporation | Processor, electronic apparatus, interruption control method and interruption control program |
| WO2012014312A1 (ja) | 2010-07-30 | 2012-02-02 | 富士通株式会社 | マルチコアプロセッサシステム、割り当てプログラム、制御プログラム、割り当て方法、および制御方法 |
| US9170965B2 (en) | 2010-07-30 | 2015-10-27 | Fujitsu Limited | Interrupt assigning method, interrupt control method, and system therefor |
| US9772964B2 (en) | 2010-07-30 | 2017-09-26 | Fujitsu Limited | Multicore processor system, computer product, assigning method, and control method |
| DE102014010848A1 (de) | 2013-07-01 | 2015-01-08 | Suzuki Motor Corporation | Fahrzeugtürstruktur |
| JP2017199266A (ja) * | 2016-04-28 | 2017-11-02 | 日立オートモティブシステムズ株式会社 | 車両制御装置、及び車両システム |
| US10994675B2 (en) | 2016-04-28 | 2021-05-04 | Hitachi Automotive Systems, Ltd. | Vehicle control device and vehicle system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095427A (en) | Dispatch control of virtual machine | |
| JPH0433130A (ja) | マルチチップ構成方法 | |
| JPS59167756A (ja) | 仮想計算機のデイスパツチ制御方式 | |
| JPH10260850A (ja) | 仮想計算機システム | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JP2550708B2 (ja) | デバッグ方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JPH1153327A (ja) | マルチプロセッサシステム | |
| JPS60225944A (ja) | 仮想計算機システム | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JP2001323840A (ja) | 自動車用制御ユニット | |
| JPH0444131A (ja) | 複数ｏｓ走行システムにおけるプロセッサ間通信の実行装置および方法 | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH02184925A (ja) | 仮想計算機システム | |
| JPS61288232A (ja) | 出力命令制御方式 | |
| JPH064306A (ja) | 割り込み処理の分割方法 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPH02206841A (ja) | 仮想計算機システム | |
| JPH0348938A (ja) | 仮想計算機方式 |