JPH03126134A - Ｃｐｕのタスク切替方式 - Google Patents
Ｃｐｕのタスク切替方式Info
- Publication number
- JPH03126134A JPH03126134A JP26553489A JP26553489A JPH03126134A JP H03126134 A JPH03126134 A JP H03126134A JP 26553489 A JP26553489 A JP 26553489A JP 26553489 A JP26553489 A JP 26553489A JP H03126134 A JPH03126134 A JP H03126134A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- memory
- time
- real
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 9
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵのタスク切替方式に関し、特にＣＰＵ
及びプログラムやデータを格納するメモリを搭載するコ
ンピュータシステムにおけるＣＰＵのタスク切替方式に
関する。
及びプログラムやデータを格納するメモリを搭載するコ
ンピュータシステムにおけるＣＰＵのタスク切替方式に
関する。
第３図は従来のＣＰＵのタスク切替方式の一例を示す流
れ図である。
れ図である。
リアルタイムＯＳの管理下で応用プログラムを実行させ
る方式でのタスク切替え処理において、８２１は、処理
の始まりであり、通常はＳ２２の応用プログラムのタス
ク処理を行う。ハードウェア割り込み等によるタスク切
替え要因が発生すると、リアルタイムＯＳは、その時点
のタスクの状態すなわちレジスタの内容をメモリに待避
しく５２３）、リアルタイムＯＳの内部処理を実行して
、次に実行すべきタスクを決定する（８２４）、その後
、実行すべきタスクの状態すなわちレジスタ。
る方式でのタスク切替え処理において、８２１は、処理
の始まりであり、通常はＳ２２の応用プログラムのタス
ク処理を行う。ハードウェア割り込み等によるタスク切
替え要因が発生すると、リアルタイムＯＳは、その時点
のタスクの状態すなわちレジスタの内容をメモリに待避
しく５２３）、リアルタイムＯＳの内部処理を実行して
、次に実行すべきタスクを決定する（８２４）、その後
、実行すべきタスクの状態すなわちレジスタ。
の内容をメモリから読出してタスクの走行環境を設定し
くＳ ２５）、タスク処理に制御を移す（Ｓ２６）。
くＳ ２５）、タスク処理に制御を移す（Ｓ２６）。
上述した従来のＣＰＵのタスク切替方式では、ＣＰＵの
レジスタの待避及び復旧処理や次に実行すべきタスクの
決定等、リアルタイムＯＳの内部処理に時間がかかり、
タスクの切替えを高速に行えないという欠点があった。
レジスタの待避及び復旧処理や次に実行すべきタスクの
決定等、リアルタイムＯＳの内部処理に時間がかかり、
タスクの切替えを高速に行えないという欠点があった。
本発明のタスクの切替方式は、ＣＰＵ及びプログラムや
データを格納するメモリを搭載するコンピュータシステ
ムにおいて、リアルタイムＯＳの管理下で応用プログラ
ムを実行させる場合に、リアルタイムＯＳの実行専用の
ＣＰＵとメモリを別に設けて、複数のＣＰＵを並列に動
作させることにより、高速のタスク切替えを実行する。
データを格納するメモリを搭載するコンピュータシステ
ムにおいて、リアルタイムＯＳの管理下で応用プログラ
ムを実行させる場合に、リアルタイムＯＳの実行専用の
ＣＰＵとメモリを別に設けて、複数のＣＰＵを並列に動
作させることにより、高速のタスク切替えを実行する。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作説明のための流れ図である。
施例の動作説明のための流れ図である。
第１図において、３０１及び３０２はそれぞれ、ＣＰＵ
０系及びＣＰＵＩ系であり、場合に応じて、応用プログ
ラムの処理またはリアルタイムＯＳの処理を実行する。
０系及びＣＰＵＩ系であり、場合に応じて、応用プログ
ラムの処理またはリアルタイムＯＳの処理を実行する。
０，１系のＣＰＵは同一の機能を持つ。３１０及び３１
１は、ＣＰＵ０，１系が実行するプログラムやプログラ
ム実行時に使用するデータを格納するメモリであり、応
用プログラム用のメモリＡ系、リアルタイムｏｓ用のメ
モリＢ系である。３０７は、バス制御ユニットであり、
ＣＰＵ０系からの制御線３０４または、ＣＰＵ ｌ系か
らの制御線３０５によってＣＰＵ０，１系とメモ！ＪＡ
、Ｂ系の接続を制御する。ＣＰＵ０系はバス制御ユニッ
トにより、バス３０３及び３０８を介して、メモリＡ系
と接続するか、バス３０３及び３０９を介して、メモリ
Ｂ系と接続するかを選択できる。また、ＣＰＵＩ系も同
様に、バス３０６及び３０８を介して、メモリＡ系と接
続すルカ、ハス３０６と３０９を介して、メモリＢ系と
接続するかを選択できる。ＣＰＵ０，１系が同一系のメ
モリを選択することはハードウェア的に禁止する。また
、両系のバスを互いに独立な構成とすることにより、Ｃ
ＰＵ０，１系は同時に処理を実行できる。
１は、ＣＰＵ０，１系が実行するプログラムやプログラ
ム実行時に使用するデータを格納するメモリであり、応
用プログラム用のメモリＡ系、リアルタイムｏｓ用のメ
モリＢ系である。３０７は、バス制御ユニットであり、
ＣＰＵ０系からの制御線３０４または、ＣＰＵ ｌ系か
らの制御線３０５によってＣＰＵ０，１系とメモ！ＪＡ
、Ｂ系の接続を制御する。ＣＰＵ０系はバス制御ユニッ
トにより、バス３０３及び３０８を介して、メモリＡ系
と接続するか、バス３０３及び３０９を介して、メモリ
Ｂ系と接続するかを選択できる。また、ＣＰＵＩ系も同
様に、バス３０６及び３０８を介して、メモリＡ系と接
続すルカ、ハス３０６と３０９を介して、メモリＢ系と
接続するかを選択できる。ＣＰＵ０，１系が同一系のメ
モリを選択することはハードウェア的に禁止する。また
、両系のバスを互いに独立な構成とすることにより、Ｃ
ＰＵ０，１系は同時に処理を実行できる。
第２図において、メモリＡ系を選択している場合のＣＰ
Ｕの処理をＡ糸処理と呼び、メモリＢ系を選択している
場合のＣＰＵの処理をＢ糸処理と呼ぶ。Ａ系、Ｂ糸処理
はそれぞれ、応用プログラムのタスク処理及び、リアル
タイムＯＳの処理に対応する。ＣＰＵ０，１系は、処理
の進行に従って、Ａ糸処理またはＢ糸処理を実行する。
Ｕの処理をＡ糸処理と呼び、メモリＢ系を選択している
場合のＣＰＵの処理をＢ糸処理と呼ぶ。Ａ系、Ｂ糸処理
はそれぞれ、応用プログラムのタスク処理及び、リアル
タイムＯＳの処理に対応する。ＣＰＵ０，１系は、処理
の進行に従って、Ａ糸処理またはＢ糸処理を実行する。
片方のＣＰＵがＡ糸処理を実行する場合、他方のＣＰＵ
はＢ糸処理を実行する。
はＢ糸処理を実行する。
第１図は、本実施例におけるＡ糸処理及びＢ糸処理の流
れ図である。８１１及び、Ｓ１’５は処理の開始時点で
あり、この時点では、０系ＣＰＵはメモリＡ系と、ｌ系
ＣＰＵはメモリＢ系と接続さｈる。０系ＣＰＵはＡ糸処
理を行い、通常、応用プログラムのタスク処理（Ｓ １
２）を実行する。
れ図である。８１１及び、Ｓ１’５は処理の開始時点で
あり、この時点では、０系ＣＰＵはメモリＡ系と、ｌ系
ＣＰＵはメモリＢ系と接続さｈる。０系ＣＰＵはＡ糸処
理を行い、通常、応用プログラムのタスク処理（Ｓ １
２）を実行する。
ハードウェア割り込み等のタスク切替え要因が発生する
と、ＣＰＵ０系は第３図のバス制御ユニツ）（３０７）
に対してＣＰＵ切替え要求を発行する（Ｓ １３）。そ
の後、Ａ糸処理はＣＰＵＩ系に引き継がれる。この時、
ＣＰＵＩ系のレジスタには、次に実行すべきタスクの状
態が収納されており、直ちに、タスク処理に制御を移す
ことができる（Ｓ １４）。
と、ＣＰＵ０系は第３図のバス制御ユニツ）（３０７）
に対してＣＰＵ切替え要求を発行する（Ｓ １３）。そ
の後、Ａ糸処理はＣＰＵＩ系に引き継がれる。この時、
ＣＰＵＩ系のレジスタには、次に実行すべきタスクの状
態が収納されており、直ちに、タスク処理に制御を移す
ことができる（Ｓ １４）。
８１３でＣＰＵの切替えを行った後、ＣＰＵ０系はＢ糸
処理を実行する。Ａ糸処理を行っていた時点のタスクの
状態すなわちレジスタの内容は、メモリＢ系内に待避さ
れ（８１７）、次に実行すべきタスクの選択等、リアル
タイムＯＳが実行すべき処理を行う（３１ｇ）。その後
、次に実行すべきタスクの状態すなわちレジスタの内容
をメモリＢ系から読出して、Ａ糸処理からのＣＰ、Ｕ切
替え要求を待つ。
処理を実行する。Ａ糸処理を行っていた時点のタスクの
状態すなわちレジスタの内容は、メモリＢ系内に待避さ
れ（８１７）、次に実行すべきタスクの選択等、リアル
タイムＯＳが実行すべき処理を行う（３１ｇ）。その後
、次に実行すべきタスクの状態すなわちレジスタの内容
をメモリＢ系から読出して、Ａ糸処理からのＣＰ、Ｕ切
替え要求を待つ。
Ａ糸処理とＢ糸処理は、並列処理が可能であり、また、
一般にタスク処理（Ｓ １２）に要する時間は、リアル
タイムＯＳの処理時間（Ｓ１７．Ｓ１８゜５１９）に比
較して充分長いため、タスク切替え処理に要する時間は
、事実上、Ａ糸処理に要する時間だけとなる。
一般にタスク処理（Ｓ １２）に要する時間は、リアル
タイムＯＳの処理時間（Ｓ１７．Ｓ１８゜５１９）に比
較して充分長いため、タスク切替え処理に要する時間は
、事実上、Ａ糸処理に要する時間だけとなる。
以上説明したように本発明は、１台のＣＰＵとプログラ
ムやデータを格納するメモリを有するコンピュータシス
テムに、リアルタイムＯＳ専用のＣＰＵとメモリを別に
設け、片方のＣＰＵが応用プログラムを実行中に他方の
ＣＰＵでリアルタイムＯＳの処理を並列に行うことによ
り、タスク切替えを高速化できるという効果がある。
ムやデータを格納するメモリを有するコンピュータシス
テムに、リアルタイムＯＳ専用のＣＰＵとメモリを別に
設け、片方のＣＰＵが応用プログラムを実行中に他方の
ＣＰＵでリアルタイムＯＳの処理を並列に行うことによ
り、タスク切替えを高速化できるという効果がある。
第１図は本発明の一実施例のプロ、り図、第２図は本実
施例の動作説明のための流れ図、第３図は従来のＣＰＵ
のタスク切替方式の一例を説明するための流れ図である
。 ３０１・・・・・・ＣＰＵ０系、３０２・・・・・・Ｃ
ＰＵ１系、３０３・・・・・・ＣＰＵ０系に接続される
バス、３０４・・・・・・ＣＰＵ０系からバス制御ユニ
ットへの制御線、３０５・・・・・・ＣＰＵ１系からバ
ス制御ユニットへの制御線、３０６・・・・・・ＣＰＵ
Ｉ系に接続されるバス、３０７・・・・・・バス制御ユ
ニット、３０８・・・・・・メモリＡ系に接続されるバ
ス、３０９・・・・・・メモリＢ系に接続されるバス、
３１０・・・・・・メモリＡ系、３１１・・・・・・メ
モリＢ系。
施例の動作説明のための流れ図、第３図は従来のＣＰＵ
のタスク切替方式の一例を説明するための流れ図である
。 ３０１・・・・・・ＣＰＵ０系、３０２・・・・・・Ｃ
ＰＵ１系、３０３・・・・・・ＣＰＵ０系に接続される
バス、３０４・・・・・・ＣＰＵ０系からバス制御ユニ
ットへの制御線、３０５・・・・・・ＣＰＵ１系からバ
ス制御ユニットへの制御線、３０６・・・・・・ＣＰＵ
Ｉ系に接続されるバス、３０７・・・・・・バス制御ユ
ニット、３０８・・・・・・メモリＡ系に接続されるバ
ス、３０９・・・・・・メモリＢ系に接続されるバス、
３１０・・・・・・メモリＡ系、３１１・・・・・・メ
モリＢ系。
Claims (1)
- ＣＰＵ及びプログラムやデータを格納するメモリを搭載
するコンピュータシステムにおいて、リアルタイムＯＳ
の管理下で応用プログラムを実行させる場合に、リアル
タイムＯＳの実行専用のＣＰＵとメモリを別に設けて、
複数のＣＰＵを並列に動作させることにより、高速のタ
スク切替えを実行することを特徴とするＣＰＵのタスク
切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26553489A JPH03126134A (ja) | 1989-10-11 | 1989-10-11 | Ｃｐｕのタスク切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26553489A JPH03126134A (ja) | 1989-10-11 | 1989-10-11 | Ｃｐｕのタスク切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03126134A true JPH03126134A (ja) | 1991-05-29 |
Family
ID=17418462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26553489A Pending JPH03126134A (ja) | 1989-10-11 | 1989-10-11 | Ｃｐｕのタスク切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03126134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2423843A (en) * | 2005-03-02 | 2006-09-06 | Symbian Software Ltd | Providing real time performance with memory paging by providing a real time and a non-real time version of the operating system. |
-
1989
- 1989-10-11 JP JP26553489A patent/JPH03126134A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2423843A (en) * | 2005-03-02 | 2006-09-06 | Symbian Software Ltd | Providing real time performance with memory paging by providing a real time and a non-real time version of the operating system. |
| GB2423843B (en) * | 2005-03-02 | 2009-04-22 | Symbian Software Ltd | Dual mode operating system for a computing device |
| US8332856B2 (en) | 2005-03-02 | 2012-12-11 | Nokia Corporation | Dual mode operating system for a computing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117202B2 (ja) | マルチプロセッサ・コンピュータ・システムのためのスレッド・ディスパッチ機構及び方法 | |
| JPH0776918B2 (ja) | データ処理システム及び方法 | |
| JPH02156334A (ja) | 情報処理装置 | |
| JP2004516547A (ja) | 中断制御装置 | |
| JP2677458B2 (ja) | システムコール実行装置 | |
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JPH0433130A (ja) | マルチチップ構成方法 | |
| JP2591200B2 (ja) | プログラム先取り装置 | |
| JPH05134960A (ja) | ローカルプロセツシング方式 | |
| JPH02176832A (ja) | マイクロコンピュータ | |
| JP2601359B2 (ja) | 並行処理マイクロプロセッサ | |
| JPS6159539A (ja) | サブプロセツサのレジスタ退避／復帰方式 | |
| JPH0451329A (ja) | コンテキスト切替装置 | |
| JPH06325007A (ja) | マルチプロセッサシステム立ち上げ方式 | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JPH05342021A (ja) | マルチタスク計算機 | |
| JP2581327B2 (ja) | 仮想計算機の入出力割込み処理方式 | |
| JPH0689349A (ja) | マイクロプロセッサ | |
| JP2761324B2 (ja) | 高速演算処理方式 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JPH04302352A (ja) | マルチプロセッサシステム | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPH05233525A (ja) | Ｉ／ｏ処理装置 | |
| JPH0652482B2 (ja) | シーケンスコントローラ | |
| JPS5947626A (ja) | 即時復帰型入出力ドライバ |