JPS6159539A - サブプロセツサのレジスタ退避／復帰方式 - Google Patents
サブプロセツサのレジスタ退避／復帰方式Info
- Publication number
- JPS6159539A JPS6159539A JP18097184A JP18097184A JPS6159539A JP S6159539 A JPS6159539 A JP S6159539A JP 18097184 A JP18097184 A JP 18097184A JP 18097184 A JP18097184 A JP 18097184A JP S6159539 A JPS6159539 A JP S6159539A
- Authority
- JP
- Japan
- Prior art keywords
- task
- register
- contents
- subprocessor
- switched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
タスク切り替え時のサブプロセッサのレジスタ退避／復
帰方式に関するものである。
帰方式に関するものである。
一般に、ＣＰＵで実行されるタスクが複数あった場合に
は、それぞれのタスクがタスクととに特定の環境で実行
されるため、タスクを切り替える場合にはタスクの環境
の切り替えが必要となる。
は、それぞれのタスクがタスクととに特定の環境で実行
されるため、タスクを切り替える場合にはタスクの環境
の切り替えが必要となる。
タスクの環境としてＣＰＵにかかわる主なものはレジス
タ類である。シングルチップマイクロコンピュータに含
まれるあるいは、マイクロプロセッサとして実現される
ＣＰＵ及び少なくとも１つのレジスタを持つＣＰＵの機
能拡張を目的とした、サブプロセッサを構成要素とする
情報処理装置においては、ＣＰＵに関するタスクの環境
としてＣＰＵのレジスタだけではなく、ＣＰＵの拡張機
能として扱われるサブプロセッサのレジスタも含まれる
。例えば浮動小数点演算を高速に実行するサブプロセッ
サを第１のタスクが使用し中間結果をこのサブプロセッ
サ内のレジスタに格納した直後にタスク切り替えがあっ
たとする。切り替わった第２のタスクの中でこのサブプ
ロセッサを使用すると、第１のタスクが格納した中間結
果がこわされてしまうので、再び第１のタスクに切り替
わっても、その中間結果を使用して浮動小数点演算を続
行することができないという不都合が起きる。
タ類である。シングルチップマイクロコンピュータに含
まれるあるいは、マイクロプロセッサとして実現される
ＣＰＵ及び少なくとも１つのレジスタを持つＣＰＵの機
能拡張を目的とした、サブプロセッサを構成要素とする
情報処理装置においては、ＣＰＵに関するタスクの環境
としてＣＰＵのレジスタだけではなく、ＣＰＵの拡張機
能として扱われるサブプロセッサのレジスタも含まれる
。例えば浮動小数点演算を高速に実行するサブプロセッ
サを第１のタスクが使用し中間結果をこのサブプロセッ
サ内のレジスタに格納した直後にタスク切り替えがあっ
たとする。切り替わった第２のタスクの中でこのサブプ
ロセッサを使用すると、第１のタスクが格納した中間結
果がこわされてしまうので、再び第１のタスクに切り替
わっても、その中間結果を使用して浮動小数点演算を続
行することができないという不都合が起きる。
したがって、タスクの環境としてサブプロセッサのレジ
スタが含まれるのである。つまり前記情報処理装置にお
いてタスク切り替えの際には、切り替わる前の第１のタ
スクの環境であるＣＰＵのレジスタの内容を第１のタス
クの退避用エリアへ退避させ、次に切り替わる第２のタ
スクのＣＰＵレジスタの内容をに２のタスクの退避用の
エリアからＣＰＵレジスタに復帰させるＣＰＵレジスタ
の退避／復帰処理と同時に、タスクが切り替わる前のサ
ブプロセッサのレジスタの内容をサブプロセッサレジス
タの退避用エリアへ退避させ、次に切り替わる第２のタ
スクのサブプロセッサのレジスタの内容が退避されてい
るエリアからサブプロセッサのレジスタにその内容を復
帰させるサブプロセッサのレジスタの退避／復帰処理が
行なわれなけれはならない。
スタが含まれるのである。つまり前記情報処理装置にお
いてタスク切り替えの際には、切り替わる前の第１のタ
スクの環境であるＣＰＵのレジスタの内容を第１のタス
クの退避用エリアへ退避させ、次に切り替わる第２のタ
スクのＣＰＵレジスタの内容をに２のタスクの退避用の
エリアからＣＰＵレジスタに復帰させるＣＰＵレジスタ
の退避／復帰処理と同時に、タスクが切り替わる前のサ
ブプロセッサのレジスタの内容をサブプロセッサレジス
タの退避用エリアへ退避させ、次に切り替わる第２のタ
スクのサブプロセッサのレジスタの内容が退避されてい
るエリアからサブプロセッサのレジスタにその内容を復
帰させるサブプロセッサのレジスタの退避／復帰処理が
行なわれなけれはならない。
従来、この株のレジスタ退避／復帰方式にはタスク切り
替えの際、ＣＰＵのレジスタの退避／復帰処理と同時に
サブプロセッサのレジスタの退避／復帰処理を行なう同
時型と、タスク切り替え時にサブプロセッサのレジスタ
の退避／復帰要求を保持する手段を有し、切り替わった
タスクが初めてサブプロセッサを使用するときにサブプ
ロセッサのレジスタの退避／復帰要求があればサブプロ
セッサのレジスタの退避／復帰処理を行なう遅延型とが
あった。
替えの際、ＣＰＵのレジスタの退避／復帰処理と同時に
サブプロセッサのレジスタの退避／復帰処理を行なう同
時型と、タスク切り替え時にサブプロセッサのレジスタ
の退避／復帰要求を保持する手段を有し、切り替わった
タスクが初めてサブプロセッサを使用するときにサブプ
ロセッサのレジスタの退避／復帰要求があればサブプロ
セッサのレジスタの退避／復帰処理を行なう遅延型とが
あった。
同時型方式では、タスクがサブプロセッサを使用する・
しないにかかわらずタスク切り替えのたびにサブプロセ
ッサのレジスタの退避／復帰処理を行なうことになるの
で、第４図の流れ図のようにタスクＤ、Ｅが実行され、
区間ａ及び区間すでサブプロセッサを使用しないとする
と、４１．４２のタスク切り替え時のサブプロセッサの
レジスタの退避／復帰処理は無駄になる。従って、タス
クＥがサブプロセッサを使用する時点（４８）でサブプ
ロセッサのレジスタの退避／復帰処理を行なう遅延型方
式の方が処理として無駄が少ない。
しないにかかわらずタスク切り替えのたびにサブプロセ
ッサのレジスタの退避／復帰処理を行なうことになるの
で、第４図の流れ図のようにタスクＤ、Ｅが実行され、
区間ａ及び区間すでサブプロセッサを使用しないとする
と、４１．４２のタスク切り替え時のサブプロセッサの
レジスタの退避／復帰処理は無駄になる。従って、タス
クＥがサブプロセッサを使用する時点（４８）でサブプ
ロセッサのレジスタの退避／復帰処理を行なう遅延型方
式の方が処理として無駄が少ない。
ところで従来の遅延型方式では、タスク切り替え時にサ
ブプロセッサのレジスタ退避／復帰の要求を保持する手
段としてフラグ（以下、更新フラグとする）を用意し、
タスク切り替え時には更新フラグを無条件にセットし、
切り替わったタスクがサブプロセッサを使用する際に前
記更新フラグがセットされている場合のみ、サブプロセ
ッサのレジスタの退避／復帰処理を行なっていた。この
退避／復ツ帯処理は、メモリ内に最も最近にサブプロセ
ッサを使用したタスクの識別子を保持しておき、そのタ
スクのレジスタ退避エリアへサブプロセッサのレジスタ
の内容を退避させ、次に切シ替わるタスクのレジスタ退
避エリアからサブプロセッサのレジスタにその内容を復
帰させるものであるが、この処理と同時に更新フラグの
クリアを行ない、次のタスク切シ替え時までは、サブプ
ロセッサを使用してもサブプロセッサのレジスタ退避／
復帰処理を行なわないようにして、同一タスク内におけ
る処理の無駄を省いていた。ところが、第５図の流れ図
のようにサブプロセッサを使用するタスクＦと使用しな
いタスクＧがあり、タスクＦ、タスクＧ、タスクＦの順
に実行される場合、タスクＦからタスクＧへ切り替わる
時（５１）、およびタスクＧからタスクＦに切り替わる
時（５２）ては、無条件に更新フラグがセットされるた
め、サブプロセッサのレジスタの内容がたとえタスクＦ
自身のものであっても、タスク切り替え（５２）後のタ
スクＦの中でサブプロセッサを使用する時（５ａ）本来
、退避／復帰が不要であるにもががわらず、無条件にサ
ブプロセッサのレジスタ退避／復帰処理が行なわれると
いう欠点を有していた。
ブプロセッサのレジスタ退避／復帰の要求を保持する手
段としてフラグ（以下、更新フラグとする）を用意し、
タスク切り替え時には更新フラグを無条件にセットし、
切り替わったタスクがサブプロセッサを使用する際に前
記更新フラグがセットされている場合のみ、サブプロセ
ッサのレジスタの退避／復帰処理を行なっていた。この
退避／復ツ帯処理は、メモリ内に最も最近にサブプロセ
ッサを使用したタスクの識別子を保持しておき、そのタ
スクのレジスタ退避エリアへサブプロセッサのレジスタ
の内容を退避させ、次に切シ替わるタスクのレジスタ退
避エリアからサブプロセッサのレジスタにその内容を復
帰させるものであるが、この処理と同時に更新フラグの
クリアを行ない、次のタスク切シ替え時までは、サブプ
ロセッサを使用してもサブプロセッサのレジスタ退避／
復帰処理を行なわないようにして、同一タスク内におけ
る処理の無駄を省いていた。ところが、第５図の流れ図
のようにサブプロセッサを使用するタスクＦと使用しな
いタスクＧがあり、タスクＦ、タスクＧ、タスクＦの順
に実行される場合、タスクＦからタスクＧへ切り替わる
時（５１）、およびタスクＧからタスクＦに切り替わる
時（５２）ては、無条件に更新フラグがセットされるた
め、サブプロセッサのレジスタの内容がたとえタスクＦ
自身のものであっても、タスク切り替え（５２）後のタ
スクＦの中でサブプロセッサを使用する時（５ａ）本来
、退避／復帰が不要であるにもががわらず、無条件にサ
ブプロセッサのレジスタ退避／復帰処理が行なわれると
いう欠点を有していた。
この従来の遅延型方式を複数のタスクの実行を制御する
オペレーティングシステム（以下、Ｏ８とする）のタス
ク切り替え処理に適用した場合の制御の流れ図を第６図
に示す。この場合も第５図と同様に、タスクＪがサブプ
ロセッサを使用しないので、タスクエが再びサブプロセ
ッサを使用する時（６１）には、レジスタの退避／復帰
が不要であるにもかかわらず、実行されてしまった。
オペレーティングシステム（以下、Ｏ８とする）のタス
ク切り替え処理に適用した場合の制御の流れ図を第６図
に示す。この場合も第５図と同様に、タスクＪがサブプ
ロセッサを使用しないので、タスクエが再びサブプロセ
ッサを使用する時（６１）には、レジスタの退避／復帰
が不要であるにもかかわらず、実行されてしまった。
本発明の目的は、タスク切り替え時において、サブプロ
セッサのレジスタの内容が次に切り替わるタスク自身の
ものである時には、サブプロセッサのレジスタの退避／
復帰処理を行なわない遅延型のサブプロセッサのレジス
タ退避／復帰方式を提供することにある。
セッサのレジスタの内容が次に切り替わるタスク自身の
ものである時には、サブプロセッサのレジスタの退避／
復帰処理を行なわない遅延型のサブプロセッサのレジス
タ退避／復帰方式を提供することにある。
本発明のサブプロセッサのレジスタ退避／復帰方式はシ
ングルチップマイクロコンピュータあるいはマイクロプ
ロセッサで実現されるＣＰＵおよび少なくとも１つ以上
のレジスタを持つ前記ＣＰＵの機能拡張を目的としたサ
ブプロセッサを有する情報処理装置において、ＣＰＵで
実行されるタスクの識別子を保持するタスクレジスタと
、サブプロセッサを最も最近使用したタスクの識別子を
保持するオーナレジスタと、タスクレジスタとオーナー
レジスタの内容を比較する比較手段とを有し、タスク切
シ替え時に、タスクレジスタの内容を切り替え後のタス
クの識別子に更新し、切り替わったタスクがサブプロセ
ッサを使用する時に、タスクレジスタの内容とオーナー
レジスタの内容を比較手段で比較し、両者が一致してい
れば特別な処理を行なわずにタスクをそのまま実行し、
両者が一致していない場合にはオーナーレジスタの内容
をタスクレジスタの内容で更新し、かつサブプロセッサ
のレジスタ退避／復帰処理を行なうことを特徴とする。
ングルチップマイクロコンピュータあるいはマイクロプ
ロセッサで実現されるＣＰＵおよび少なくとも１つ以上
のレジスタを持つ前記ＣＰＵの機能拡張を目的としたサ
ブプロセッサを有する情報処理装置において、ＣＰＵで
実行されるタスクの識別子を保持するタスクレジスタと
、サブプロセッサを最も最近使用したタスクの識別子を
保持するオーナレジスタと、タスクレジスタとオーナー
レジスタの内容を比較する比較手段とを有し、タスク切
シ替え時に、タスクレジスタの内容を切り替え後のタス
クの識別子に更新し、切り替わったタスクがサブプロセ
ッサを使用する時に、タスクレジスタの内容とオーナー
レジスタの内容を比較手段で比較し、両者が一致してい
れば特別な処理を行なわずにタスクをそのまま実行し、
両者が一致していない場合にはオーナーレジスタの内容
をタスクレジスタの内容で更新し、かつサブプロセッサ
のレジスタ退避／復帰処理を行なうことを特徴とする。
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。タ
スクレジスタ１１は次に切り替わるタスクの識別子を保
持し、オーナーレジスタ１２はサブプロセッサのレジス
タの内容を最も最近更新したタスクの識別子を保持する
。比較器１８は命令シーケンサ１９によって制御され、
タスクレジスタ１１とオーナーレジスタ１２の各内容を
比較し、内容゛が異なる場合にのみ更新フラグ１４をセ
ットする。メモリ１５はデータおよび命令を保持し、デ
コーダ１８はバス１６およびパスインタフェイス１７を
経て入力される命令の解釈を行なう。命令シーケンサ１
９はデコーダ１８からの信号を解し、命令の流れおよび
動作の制御を行ない、またアンド回路２０からのトラッ
プ信号Ｓｌを入力するとタスクの実行の流れを中断し、
不図示のトラップ用の処理機構（以下、トラップＩ・ン
ドラとする）を作動する。
スクレジスタ１１は次に切り替わるタスクの識別子を保
持し、オーナーレジスタ１２はサブプロセッサのレジス
タの内容を最も最近更新したタスクの識別子を保持する
。比較器１８は命令シーケンサ１９によって制御され、
タスクレジスタ１１とオーナーレジスタ１２の各内容を
比較し、内容゛が異なる場合にのみ更新フラグ１４をセ
ットする。メモリ１５はデータおよび命令を保持し、デ
コーダ１８はバス１６およびパスインタフェイス１７を
経て入力される命令の解釈を行なう。命令シーケンサ１
９はデコーダ１８からの信号を解し、命令の流れおよび
動作の制御を行ない、またアンド回路２０からのトラッ
プ信号Ｓｌを入力するとタスクの実行の流れを中断し、
不図示のトラップ用の処理機構（以下、トラップＩ・ン
ドラとする）を作動する。
以下、実施例の動作を第２図の概略フローを参照して説
明する。タスクの切り替えの際ＣＰＵレジスタの退避命
令が発行され（２１）ると、タスクレジスタ１１の内容
が次に切シ替わるタスクの識別子に更新される（２２）
。次に、ＣＰＵレジスタの復帰命令が発行され（２Ｂ）
、パスインタフェイス１７およびデコーダ１８を経て命
令シーケンサ１９に入力すると、命令シーケンサ１９は
比較器１８を作動させ、比較器１３はタスクレジスタ１
１とオーナーレジスタ１２の各内容の比較を行ない（２
４）、各内容が異なる場合には更新フラグ１４をセット
して（２５）、また一致している場合には更新フラグ１
４をそのまま圧して、それぞれタスクが切り替えられる
。（２６）次に、切り替わったタスクでサブプロセッサ
を使用する命令が発行される（ｚ７）と、デコーダ１８
によりサブプロセッサの命令であると解釈され（２８）
、命令シーケンサ１９に入力する。このとき更新フラグ
１４がセットされていれば（２７）、アンド回路２０は
トラップ信号Ｓｌを出力し、このトラップ信号Ｓｌが命
令シーケンサ１９に入力して、命令シーケンサ１９はタ
スクの実行の流れを中断し、トラップノ・ンドラを作動
する。トラップノーンドラではサブプロセツサのレジス
タ退避／復帰処理を行ない、さらにオーナーレジスタ１
２をタスクレジスタ１１の内容で更新し、更新フラグ１
４のクリアを行なう。（３０）更新フラグ１４のクリア
により、以後タスクの切り替わりが再び行なわれないか
ぎり、不必要なサブプロセッサのレジスタの退避／復帰
処理は行なわれない。そしてトラップハンドラてヨル処
理終了後、中断されていたタスクの実行ノ流れが再開さ
れる。
明する。タスクの切り替えの際ＣＰＵレジスタの退避命
令が発行され（２１）ると、タスクレジスタ１１の内容
が次に切シ替わるタスクの識別子に更新される（２２）
。次に、ＣＰＵレジスタの復帰命令が発行され（２Ｂ）
、パスインタフェイス１７およびデコーダ１８を経て命
令シーケンサ１９に入力すると、命令シーケンサ１９は
比較器１８を作動させ、比較器１３はタスクレジスタ１
１とオーナーレジスタ１２の各内容の比較を行ない（２
４）、各内容が異なる場合には更新フラグ１４をセット
して（２５）、また一致している場合には更新フラグ１
４をそのまま圧して、それぞれタスクが切り替えられる
。（２６）次に、切り替わったタスクでサブプロセッサ
を使用する命令が発行される（ｚ７）と、デコーダ１８
によりサブプロセッサの命令であると解釈され（２８）
、命令シーケンサ１９に入力する。このとき更新フラグ
１４がセットされていれば（２７）、アンド回路２０は
トラップ信号Ｓｌを出力し、このトラップ信号Ｓｌが命
令シーケンサ１９に入力して、命令シーケンサ１９はタ
スクの実行の流れを中断し、トラップノ・ンドラを作動
する。トラップノーンドラではサブプロセツサのレジス
タ退避／復帰処理を行ない、さらにオーナーレジスタ１
２をタスクレジスタ１１の内容で更新し、更新フラグ１
４のクリアを行なう。（３０）更新フラグ１４のクリア
により、以後タスクの切り替わりが再び行なわれないか
ぎり、不必要なサブプロセッサのレジスタの退避／復帰
処理は行なわれない。そしてトラップハンドラてヨル処
理終了後、中断されていたタスクの実行ノ流れが再開さ
れる。
第８図は複数のタスクの実行を制御するオペレーティン
グシステムのタスク切り替え処理に本実施例を適用した
場合の制御の流れ図である。横軸に時間の経過を、縦軸
にタスクＡ、Ｂ、Ｃとトラップハンドラ、Ｏ８を区別し
て示した。タスク人およびＢはサブプロセッサを使用す
るタスクであるがタスクＣは使用しない。タスクＡの実
行途中（３１）から示されている。タスクＡが終了する
と、タスク切り替え処理のためＯＳが制御を得て（３２
）、タスクレジスタ１１の内容をタスクＢの識別子に更
新したのち、オーナーレジスタ１２の内容であるタスク
人の識別子と比較され、両者が異なるため更新フラグ１
４がセットされる。タスクＢに切り替わシ初めてサブプ
ロセッサ命令を使用した時には（：ｌｌ）、更新フラグ
１４＋がセットされているために、ただちにトラップが
起り、トラップハンドラに制御が移る（３４）。トラッ
プハンドラではサブプロセッサのレジスタの退避／復帰
処理と更新フラグ１４．のクリアが行なわれ、オーナー
レジスタ１２の内容はタスクＢの識別子に更新される。
グシステムのタスク切り替え処理に本実施例を適用した
場合の制御の流れ図である。横軸に時間の経過を、縦軸
にタスクＡ、Ｂ、Ｃとトラップハンドラ、Ｏ８を区別し
て示した。タスク人およびＢはサブプロセッサを使用す
るタスクであるがタスクＣは使用しない。タスクＡの実
行途中（３１）から示されている。タスクＡが終了する
と、タスク切り替え処理のためＯＳが制御を得て（３２
）、タスクレジスタ１１の内容をタスクＢの識別子に更
新したのち、オーナーレジスタ１２の内容であるタスク
人の識別子と比較され、両者が異なるため更新フラグ１
４がセットされる。タスクＢに切り替わシ初めてサブプ
ロセッサ命令を使用した時には（：ｌｌ）、更新フラグ
１４＋がセットされているために、ただちにトラップが
起り、トラップハンドラに制御が移る（３４）。トラッ
プハンドラではサブプロセッサのレジスタの退避／復帰
処理と更新フラグ１４．のクリアが行なわれ、オーナー
レジスタ１２の内容はタスクＢの識別子に更新される。
トラップハンドラの処理が終了すると、中断されていた
タスクＢの実行の流れが再開する。続いてタスクＢがタ
スクＣと切り替わる際、再び０８が制御を得る（８５）
。ここではタスクレジスタ１１の内容はタスクＣの識別
子に更新され、またオーナーレジスタ１２の内容がタス
クＢの識別子であるので、タスクレジスタ１１とオーナ
ーレジスタ１２のそれぞれの内容が異なるため更新フラ
グ１４は再びセットされる。タスクＣて切り替わると、
タスクＣは前記のようにサブプロセッサを使用しないタ
スクであるので、たとえ更新フラグ１４がセットされて
いてもトラップハンドラに制御が移ることなくタスクＣ
の実行（８６）を終了する。続いて再びタスクＢに切り
替わるため、Ｏ８が制御を得る（３７）。ここではタス
クレジスタ１１の内容はタスクＢの識別子に更新され、
またオーナーレジスタ１２の内容もタスクＢの識別子で
あるので、タスクレジスタ１１の内容とオーナーレジス
タ１２の内容比較の結果、両者が一致しているために更
新フラグ１４はクリアされる。従って、タスク切り替え
処理が終了し、タスクＢに切り替わって、さらにタスク
Ｂがサブプロセッサを使用した（８８）としても、更新
フラグ１４がクリアされているのでトラップハンドラに
制御は移らない。
タスクＢの実行の流れが再開する。続いてタスクＢがタ
スクＣと切り替わる際、再び０８が制御を得る（８５）
。ここではタスクレジスタ１１の内容はタスクＣの識別
子に更新され、またオーナーレジスタ１２の内容がタス
クＢの識別子であるので、タスクレジスタ１１とオーナ
ーレジスタ１２のそれぞれの内容が異なるため更新フラ
グ１４は再びセットされる。タスクＣて切り替わると、
タスクＣは前記のようにサブプロセッサを使用しないタ
スクであるので、たとえ更新フラグ１４がセットされて
いてもトラップハンドラに制御が移ることなくタスクＣ
の実行（８６）を終了する。続いて再びタスクＢに切り
替わるため、Ｏ８が制御を得る（３７）。ここではタス
クレジスタ１１の内容はタスクＢの識別子に更新され、
またオーナーレジスタ１２の内容もタスクＢの識別子で
あるので、タスクレジスタ１１の内容とオーナーレジス
タ１２の内容比較の結果、両者が一致しているために更
新フラグ１４はクリアされる。従って、タスク切り替え
処理が終了し、タスクＢに切り替わって、さらにタスク
Ｂがサブプロセッサを使用した（８８）としても、更新
フラグ１４がクリアされているのでトラップハンドラに
制御は移らない。
これは、最も最近にサブプロセッサのレジスタを操作し
たのがタスクＢ自身であるため、不必要なサブプロセッ
サのレジスタ退役／復帰処理を行なわないことを示して
いる。
たのがタスクＢ自身であるため、不必要なサブプロセッ
サのレジスタ退役／復帰処理を行なわないことを示して
いる。
なお、サブプロセッサの種類としては、ＣＰＵと並行し
て処理を実行するコプロセッサ、ＣＰＵより命令を受は
同期して処理を実行するスレーブプロセッサ等が考えら
れる。
て処理を実行するコプロセッサ、ＣＰＵより命令を受は
同期して処理を実行するスレーブプロセッサ等が考えら
れる。
以上説明したように本発明によれば、切り替わるタスク
が最も最近サブプロセッサのレジスタの退避／復帰処理
を行なったタスク自身である場合には、サブプロセッサ
のレジスタの退避／復帰処恩を行なわなくて済むので、
無駄な処理を省いて情報処理装置の高速化を達成するこ
とができる。
が最も最近サブプロセッサのレジスタの退避／復帰処理
を行なったタスク自身である場合には、サブプロセッサ
のレジスタの退避／復帰処恩を行なわなくて済むので、
無駄な処理を省いて情報処理装置の高速化を達成するこ
とができる。
第１図は本発明の一実施例を示すブロック図、第２図は
、第１図の実施例の動作の概略フロー、第８図は、第１
図の実施例をＯ８のタスク切シ替え処理に適用した場合
の制御の流れ図、第４図。 第５図は従来技術を説明するための流れ図、第６図は、
従来の遅延型方式をＯ８のタスク切り替え処理に適用し
た場合の制御の流れ図である。 １１・・・タスクレジスタ １２・・・オーナーレジスタ １３・・・比較器 １４・・・更新フラグ １５・・・メモリ １６・・・バ ス １７・・・パスインタフェイス １８・・・デコーダ １９・・・命令シーケンサ ２０・・・アンド回路 Ｓｌ・・・トラップ信号、。
、第１図の実施例の動作の概略フロー、第８図は、第１
図の実施例をＯ８のタスク切シ替え処理に適用した場合
の制御の流れ図、第４図。 第５図は従来技術を説明するための流れ図、第６図は、
従来の遅延型方式をＯ８のタスク切り替え処理に適用し
た場合の制御の流れ図である。 １１・・・タスクレジスタ １２・・・オーナーレジスタ １３・・・比較器 １４・・・更新フラグ １５・・・メモリ １６・・・バ ス １７・・・パスインタフェイス １８・・・デコーダ １９・・・命令シーケンサ ２０・・・アンド回路 Ｓｌ・・・トラップ信号、。
Claims (1)
- 【特許請求の範囲】 ＣＰＵおよび１つ以上のレジスタを持つサブプロセッサ
を有する情報処理装置において、 前記ＣＰＵで実行されるタスクの識別子を保持する第１
のレジスタと、前記サブプロセッサを最も最近に使用し
たタスクの識別子を保持する第２のレジスタと、前記第
１のレジスタの内容と前記第２のレジスタの内容を比較
する比較手段とを備え、 タスク切り替え時に、前記第１のレジスタの内容を次の
タスクの識別子に更新し、切り替わつたタスクが前記サ
ブプロセッサを使用する時に、前記第１のレジスタの内
容と前記第２のレジスタの内容を前記比較手段で比較し
、両者が一致している場合にはタスクをそのまま実行し
、両者が一致していない場合には前記第２のレジスタの
内容を前記第１のレジスタの内容で更新し、かつタスク
切り替え前の前記サブプロセッサのレジスタの内容を第
１の退避用エリアへ退避させ、第２の退避用エリアから
次のタスクの前記サブプロセッサのレジスタの内容を該
レジスタに復帰させることを特徴とするサブプロセッサ
のレジスタ退避／復帰方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18097184A JPS6159539A (ja) | 1984-08-30 | 1984-08-30 | サブプロセツサのレジスタ退避／復帰方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18097184A JPS6159539A (ja) | 1984-08-30 | 1984-08-30 | サブプロセツサのレジスタ退避／復帰方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159539A true JPS6159539A (ja) | 1986-03-27 |
Family
ID=16092476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18097184A Pending JPS6159539A (ja) | 1984-08-30 | 1984-08-30 | サブプロセツサのレジスタ退避／復帰方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159539A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166434A (ja) * | 1986-01-17 | 1987-07-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | マルチプログラミング・モードで動作するデータ処理システム |
| JPS62221732A (ja) * | 1986-03-24 | 1987-09-29 | Nec Corp | 情報処理装置 |
| JP2010134496A (ja) * | 2008-12-02 | 2010-06-17 | Hitachi Ltd | 仮想計算機システム、仮想計算機システムにおけるハイパバイザ、及び仮想計算機システムにおけるスケジューリング方法 |
| JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
-
1984
- 1984-08-30 JP JP18097184A patent/JPS6159539A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166434A (ja) * | 1986-01-17 | 1987-07-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | マルチプログラミング・モードで動作するデータ処理システム |
| JPS62221732A (ja) * | 1986-03-24 | 1987-09-29 | Nec Corp | 情報処理装置 |
| JPH0521251B2 (ja) * | 1986-03-24 | 1993-03-23 | Nippon Electric Co | |
| JP2010134496A (ja) * | 2008-12-02 | 2010-06-17 | Hitachi Ltd | 仮想計算機システム、仮想計算機システムにおけるハイパバイザ、及び仮想計算機システムにおけるスケジューリング方法 |
| JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4851992A (en) | Register/saving/restoring system for saving and restoring data in a register of a slave processor | |
| JPH02156334A (ja) | 情報処理装置 | |
| JPS6159539A (ja) | サブプロセツサのレジスタ退避／復帰方式 | |
| JPH04284548A (ja) | データベース排他制御方式 | |
| JPH0414376B2 (ja) | ||
| JPS61201340A (ja) | レジスタ退避／復帰方式 | |
| JPH0451329A (ja) | コンテキスト切替装置 | |
| JP2553526B2 (ja) | マルチタスク処理装置 | |
| JPH05165652A (ja) | タスク切替え制御方法 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JPH04155532A (ja) | タスク切替方式 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| JPH03126134A (ja) | Ｃｐｕのタスク切替方式 | |
| JPH0340139A (ja) | マルチタスクシステムにおけるコンテキスト切換方法 | |
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPH03179532A (ja) | コンピュータ装置 | |
| JPH0115094B2 (ja) | ||
| JPH10289113A (ja) | 計算機のレジスタコンテキストの保存／復元方式 | |
| JPH01201730A (ja) | 情報処理装置 | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPH03172937A (ja) | 非同期事象処理ハンドリング装置 | |
| JPS61114342A (ja) | デ−タ処理装置の制御装置 | |
| JPH02236656A (ja) | マルチプロセッサシステム | |
| JPH05143370A (ja) | マルチタスク計算装置 |