JPH05165652A - タスク切替え制御方法 - Google Patents
タスク切替え制御方法Info
- Publication number
- JPH05165652A JPH05165652A JP3331044A JP33104491A JPH05165652A JP H05165652 A JPH05165652 A JP H05165652A JP 3331044 A JP3331044 A JP 3331044A JP 33104491 A JP33104491 A JP 33104491A JP H05165652 A JPH05165652 A JP H05165652A
- Authority
- JP
- Japan
- Prior art keywords
- fpu
- task
- information
- area
- saved
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ＣＰＵと共にＦＰＵを搭載した情報処理装置
におけるタスクの切替え制御に関し、切替えに要するメ
モリ資源の有効活用並びに不要なデータ転送を省くこと
による情報処理性能の向上を図ることを目的とする。 【構成】 あるタスクがＦＰＵの内部状態を変化させる
可能性のある命令を実行したか否かを知らせる表示手段
を設けると共に、タスク切替え時において、タスクのＦ
ＰＵ情報を退避するための領域を、前記表示手段がその
タスクによる前記命令の実行を初めて表示した後に確保
し、該領域へのＦＰＵ情報の退避は、前記表示手段の表
示がある場合のみ行なうように構成する。
におけるタスクの切替え制御に関し、切替えに要するメ
モリ資源の有効活用並びに不要なデータ転送を省くこと
による情報処理性能の向上を図ることを目的とする。 【構成】 あるタスクがＦＰＵの内部状態を変化させる
可能性のある命令を実行したか否かを知らせる表示手段
を設けると共に、タスク切替え時において、タスクのＦ
ＰＵ情報を退避するための領域を、前記表示手段がその
タスクによる前記命令の実行を初めて表示した後に確保
し、該領域へのＦＰＵ情報の退避は、前記表示手段の表
示がある場合のみ行なうように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、中央処理装置（以下、
「ＣＰＵ」という。）と共に浮動少数点処理装置（以
下、「ＦＰＵ」という。）を搭載した情報処理装置に関
し、その内部で行われているタスクの切替時における制
御方法に係る。
「ＣＰＵ」という。）と共に浮動少数点処理装置（以
下、「ＦＰＵ」という。）を搭載した情報処理装置に関
し、その内部で行われているタスクの切替時における制
御方法に係る。
【０００２】近年では、事務用に用いられてきた情報処
理装置に対してもＦＰＵへの命令を備えたプログラムを
適用する場合が多くなった。そのため、ＦＰＵを搭載す
る事務用計算機が増えているが、その通常の処理におい
てＦＰＵが実行する命令を含むタスクの割合は僅かであ
る。
理装置に対してもＦＰＵへの命令を備えたプログラムを
適用する場合が多くなった。そのため、ＦＰＵを搭載す
る事務用計算機が増えているが、その通常の処理におい
てＦＰＵが実行する命令を含むタスクの割合は僅かであ
る。
【０００３】
【従来の技術】従来の情報処理装置においては、ＦＰＵ
を一切使わないタスクを実行している場合にも、タスク
切換時にＦＰＵの情報を退避するＦＰＵ制御情報領域を
タスク制御情報領域に常に確保していた。ところが、Ｆ
ＰＵを使うタスクとＦＰＵを一切使わないタスクが混在
する処理を行なう場合、特に、ＦＰＵを使うタスクの割
合が少ない場合、ＦＰＵのためのタスク制御情報領域を
常にもつことは、メモリ資源のムダである。また、ＦＰ
Ｕを使うタスクにおいても、あるＣＰＵ割当て時間中に
まったくＦＰＵを使わない場合（ＦＰＵを使う命令で
も、ＦＰＵの内部状態を変化させない命令がある）もあ
るのでこのようなタスクの切替え時に、ＦＰＵ情報の退
避を常に行なうのは、ＣＰＵ時間のムダであるといえ
る。
を一切使わないタスクを実行している場合にも、タスク
切換時にＦＰＵの情報を退避するＦＰＵ制御情報領域を
タスク制御情報領域に常に確保していた。ところが、Ｆ
ＰＵを使うタスクとＦＰＵを一切使わないタスクが混在
する処理を行なう場合、特に、ＦＰＵを使うタスクの割
合が少ない場合、ＦＰＵのためのタスク制御情報領域を
常にもつことは、メモリ資源のムダである。また、ＦＰ
Ｕを使うタスクにおいても、あるＣＰＵ割当て時間中に
まったくＦＰＵを使わない場合（ＦＰＵを使う命令で
も、ＦＰＵの内部状態を変化させない命令がある）もあ
るのでこのようなタスクの切替え時に、ＦＰＵ情報の退
避を常に行なうのは、ＣＰＵ時間のムダであるといえ
る。
【０００４】
【発明が解決しようとする課題】従って、ＦＰＵを使う
タスクとＦＰＵを一切使わないタスクが混在する処理を
行なう場合、特に、ＦＰＵを使うタスクの割合が少ない
場合、従来のようにＦＰＵのためのタスク制御情報領域
を常にもつとメモリ資源のムダが生じるという問題点が
ある。また、ＦＰＵを使うタスクにおいても、あるＣＰ
Ｕ割当て時間中にまったくＦＰＵを使わない場合もある
ので、このようなタスクの切替え時に、従来のようにＦ
ＰＵ情報の退避を常に行なうとＣＰＵ時間のムダが生じ
るという問題点がある。
タスクとＦＰＵを一切使わないタスクが混在する処理を
行なう場合、特に、ＦＰＵを使うタスクの割合が少ない
場合、従来のようにＦＰＵのためのタスク制御情報領域
を常にもつとメモリ資源のムダが生じるという問題点が
ある。また、ＦＰＵを使うタスクにおいても、あるＣＰ
Ｕ割当て時間中にまったくＦＰＵを使わない場合もある
ので、このようなタスクの切替え時に、従来のようにＦ
ＰＵ情報の退避を常に行なうとＣＰＵ時間のムダが生じ
るという問題点がある。
【０００５】本発明は、このような従来の問題点に鑑
み、ＦＰＵを使うタスク、すなわちＦＰＵの内部状態を
変化させる命令を含むタスクに対してのみ、タスク制御
情報領域にＦＰＵ制御情報領域を確保し、タスクの切替
え時には、前回タスクが切替えられてから後ＦＰＵを使
ったときのみＦＰＵ制御情報を退避することで、メモリ
資源のムダを取り除くと同時に情報処理性能を向上させ
ることを目的とする。
み、ＦＰＵを使うタスク、すなわちＦＰＵの内部状態を
変化させる命令を含むタスクに対してのみ、タスク制御
情報領域にＦＰＵ制御情報領域を確保し、タスクの切替
え時には、前回タスクが切替えられてから後ＦＰＵを使
ったときのみＦＰＵ制御情報を退避することで、メモリ
資源のムダを取り除くと同時に情報処理性能を向上させ
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明によれば、上述の
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。すなわち、本発明は、ＣＰＵとＦＰＵとを擁する
情報処理装置において、ＦＰＵの内部状態を変化させる
命令の実行を検出した時にセットする表示手段を設ける
と共に、タスクの切替えを行なう際に、切替えられるタ
スクについてそのＣＰＵ情報を退避するステップと、切
替えられるタスクに対して、そのＦＰＵ情報を退避する
ための領域がすでに確保されているか否かを判断するス
テップと、確保されていない場合には、前記表示手段が
セットされているときのみ領域を確保し、該領域に前記
ＦＰＵ情報を退避するステップと、確保されている場合
には、前記表示手段がセットされているときのみ前記Ｆ
ＰＵ情報を退避するステップと、ＦＰＵ情報を退避した
後、かつタスクの再開前に前記表示手段をリセットする
ステップとを含むタスク切替え制御方法である。
目的は、前記特許請求の範囲に記載した手段にて達成さ
れる。すなわち、本発明は、ＣＰＵとＦＰＵとを擁する
情報処理装置において、ＦＰＵの内部状態を変化させる
命令の実行を検出した時にセットする表示手段を設ける
と共に、タスクの切替えを行なう際に、切替えられるタ
スクについてそのＣＰＵ情報を退避するステップと、切
替えられるタスクに対して、そのＦＰＵ情報を退避する
ための領域がすでに確保されているか否かを判断するス
テップと、確保されていない場合には、前記表示手段が
セットされているときのみ領域を確保し、該領域に前記
ＦＰＵ情報を退避するステップと、確保されている場合
には、前記表示手段がセットされているときのみ前記Ｆ
ＰＵ情報を退避するステップと、ＦＰＵ情報を退避した
後、かつタスクの再開前に前記表示手段をリセットする
ステップとを含むタスク切替え制御方法である。
【０００７】
【作用】図４は、タスクの切替え処理を説明するフロー
チャートの図である。図中のＳ４０〜Ｓ４５は処理番号
を示す。図４で処理番号がＳ４２である「ＦＰＵ情報の
退避」の詳細については、図１のフローチャートに示し
てある。以下、図４及び図１に示すフローチャートに沿
って本発明の作用について説明する。
チャートの図である。図中のＳ４０〜Ｓ４５は処理番号
を示す。図４で処理番号がＳ４２である「ＦＰＵ情報の
退避」の詳細については、図１のフローチャートに示し
てある。以下、図４及び図１に示すフローチャートに沿
って本発明の作用について説明する。
【０００８】入出力装置の起動時やインターバルタイマ
割込時等に、タスクの切替えが行われる。この時、ま
ず、現在実行中のタスクの汎用レジスタＧＲ、プログラ
ム状態語ＰＳＷを含むＣＰＵ情報の退避を行なう（Ｓ４
０）。次に、その他のタスク再開をする上で必要な情報
の退避を行なう（Ｓ４１）。それから、ＦＰＵ情報の退
避を行なう（Ｓ４２）。ここでは、図１に示すようにま
ず、すでにＦＰＵ情報領域を確保しているか否かを判断
して（Ｓ１０）、領域を未だ確保してなくてかつ、ＦＰ
Ｕの使用を表示するＦＰＵ内部状態変化フラグがセット
されていれば（Ｓ１１）、ＦＰＵ情報を退避するための
拡張制御情報領域を獲得して（Ｓ１２）、ＦＰＵ情報の
退避を行なう（Ｓ１４）。
割込時等に、タスクの切替えが行われる。この時、ま
ず、現在実行中のタスクの汎用レジスタＧＲ、プログラ
ム状態語ＰＳＷを含むＣＰＵ情報の退避を行なう（Ｓ４
０）。次に、その他のタスク再開をする上で必要な情報
の退避を行なう（Ｓ４１）。それから、ＦＰＵ情報の退
避を行なう（Ｓ４２）。ここでは、図１に示すようにま
ず、すでにＦＰＵ情報領域を確保しているか否かを判断
して（Ｓ１０）、領域を未だ確保してなくてかつ、ＦＰ
Ｕの使用を表示するＦＰＵ内部状態変化フラグがセット
されていれば（Ｓ１１）、ＦＰＵ情報を退避するための
拡張制御情報領域を獲得して（Ｓ１２）、ＦＰＵ情報の
退避を行なう（Ｓ１４）。
【０００９】また、ＦＰＵ情報領域をすでにもつと判断
した場合で（Ｓ１０）、ＦＰＵ内部状態変化フラグがセ
ットされていれば（Ｓ１３）、ＦＰＵ情報の退避を行な
う（Ｓ１４）。ＦＰＵ内部状態変化フラグがセットされ
ていなければ（Ｓ１３）、ＦＰＵ情報の退避は行なわな
い。それから、ＦＰＵ内部状態変化フラグをリセットす
る（Ｓ１５）。ここで図４のフローチャートに戻り、次
に実行するタスクを決定する（Ｓ４３）。そして、次に
実行するタスクの制御情報領域のデータに従って、ＣＰ
Ｕ情報（必要があればＦＰＵ情報も）の復元を行なう
（Ｓ４４）。それから、タスクを再開し、その次のタス
クの実行に入る（Ｓ４５）。
した場合で（Ｓ１０）、ＦＰＵ内部状態変化フラグがセ
ットされていれば（Ｓ１３）、ＦＰＵ情報の退避を行な
う（Ｓ１４）。ＦＰＵ内部状態変化フラグがセットされ
ていなければ（Ｓ１３）、ＦＰＵ情報の退避は行なわな
い。それから、ＦＰＵ内部状態変化フラグをリセットす
る（Ｓ１５）。ここで図４のフローチャートに戻り、次
に実行するタスクを決定する（Ｓ４３）。そして、次に
実行するタスクの制御情報領域のデータに従って、ＣＰ
Ｕ情報（必要があればＦＰＵ情報も）の復元を行なう
（Ｓ４４）。それから、タスクを再開し、その次のタス
クの実行に入る（Ｓ４５）。
【００１０】
【実施例】図２は、本発明の一実施例を示す図である。
図中、主記憶１は、タスク制御プログラムを含むＯＳ及
びアプリケーションのタスクプログラム並びにそのデー
タを格納する。ここに示す四種類のタスクプログラムが
動作すると、タスクＰ，タスクＱ，タスクＲ，及びタス
クＳが生成される。このうち、タスクＰ及びタスクＱは
ＦＰＵの内部状態を変化させる命令を実行しない。従っ
て、後述するＦＰＵ状態変化フラグ４をセットすること
はない。一方、タスクＲ及びタスクＳはＦＰＵの内部状
態を変化させる命令を実行するので、ＦＰＵ状態変化フ
ラグ４をセットすることがある。
図中、主記憶１は、タスク制御プログラムを含むＯＳ及
びアプリケーションのタスクプログラム並びにそのデー
タを格納する。ここに示す四種類のタスクプログラムが
動作すると、タスクＰ，タスクＱ，タスクＲ，及びタス
クＳが生成される。このうち、タスクＰ及びタスクＱは
ＦＰＵの内部状態を変化させる命令を実行しない。従っ
て、後述するＦＰＵ状態変化フラグ４をセットすること
はない。一方、タスクＲ及びタスクＳはＦＰＵの内部状
態を変化させる命令を実行するので、ＦＰＵ状態変化フ
ラグ４をセットすることがある。
【００１１】また、ＣＰＵ２は、プログラム状態語ＰＳ
Ｗと、汎用レジスタＧＲ“ｏ〜ｎ”と、制御レジスタＣ
Ｒ“ｏ〜ｍ”とを有し、その命令の実行に伴い内部状態
が変化する。ＦＰＵ３は、浮動少数点レジスタＦＲ“ｏ
〜ｐ”と、浮動少数点状態レジスタＦＳＲとを有し、そ
の命令の実行に伴い内部状態が変化する。ＦＰＵ状態変
化フラグ４は、ＦＰＵ３の内部状態が変化した時にセッ
トする。
Ｗと、汎用レジスタＧＲ“ｏ〜ｎ”と、制御レジスタＣ
Ｒ“ｏ〜ｍ”とを有し、その命令の実行に伴い内部状態
が変化する。ＦＰＵ３は、浮動少数点レジスタＦＲ“ｏ
〜ｐ”と、浮動少数点状態レジスタＦＳＲとを有し、そ
の命令の実行に伴い内部状態が変化する。ＦＰＵ状態変
化フラグ４は、ＦＰＵ３の内部状態が変化した時にセッ
トする。
【００１２】マルチプロセッサシステムでは、ＣＰＵ２
及びＦＰＵ３がそれぞれ複数個接続される。この場合、
ＦＰＵ状態変化フラグ４は、各ＦＰＵ３に対して複数個
設けることとする。ＦＰＵ状態変化フラグ４は、一度セ
ットされると以降リセットされるまでセットされた状態
を保持する。
及びＦＰＵ３がそれぞれ複数個接続される。この場合、
ＦＰＵ状態変化フラグ４は、各ＦＰＵ３に対して複数個
設けることとする。ＦＰＵ状態変化フラグ４は、一度セ
ットされると以降リセットされるまでセットされた状態
を保持する。
【００１３】図３は、図２に示す各タスクＰ，Ｑ，Ｒ，
Ｓの制御情報領域を示す図である。タスクＰ及びタスク
ＱはＦＰＵを使用しないのでその制御情報領域５，６に
は、基本情報が格納される。基本情報は、ＣＰＵ情報と
その他のタスク再開に必要な情報とで構成することとす
る。一方、タスクＲ及びタスクＳはＦＰＵを使用する場
合があるので、適宜制御情報領域７，８に拡張情報を格
納するための領域を確保することとする。拡張情報は、
ＦＰＵ情報で構成することとする。
Ｓの制御情報領域を示す図である。タスクＰ及びタスク
ＱはＦＰＵを使用しないのでその制御情報領域５，６に
は、基本情報が格納される。基本情報は、ＣＰＵ情報と
その他のタスク再開に必要な情報とで構成することとす
る。一方、タスクＲ及びタスクＳはＦＰＵを使用する場
合があるので、適宜制御情報領域７，８に拡張情報を格
納するための領域を確保することとする。拡張情報は、
ＦＰＵ情報で構成することとする。
【００１４】ＣＰＵ情報は、プログラム状態語ＰＳＷや
汎用レジスタＧＲ“ｏ〜ｎ”などのタスク再開に必要な
情報である。ＦＰＵ情報は、浮動少数点レジスタＦＲ
“ｏ〜ｐ”や浮動少数点レジスタＦＳＲなどの、ＦＰＵ
を使うタスクにおいてタスク再開に必要な情報である。
以下、タスク切替えに伴う制御情報領域５〜８の構成の
変化について説明する。
汎用レジスタＧＲ“ｏ〜ｎ”などのタスク再開に必要な
情報である。ＦＰＵ情報は、浮動少数点レジスタＦＲ
“ｏ〜ｐ”や浮動少数点レジスタＦＳＲなどの、ＦＰＵ
を使うタスクにおいてタスク再開に必要な情報である。
以下、タスク切替えに伴う制御情報領域５〜８の構成の
変化について説明する。
【００１５】タスクＰの実行中にタスク切替えが起こる
と、タスクＰのタスク制御情報がタスクＰの制御情報領
域５に退避され、タスクＱの制御情報領域６の内容が
ＣＰＵ２等に復元される。タスクＱの実行中に再びタ
スク切替えが起こるとタスクＱのタスク制御情報がタス
クＱの制御情報領域６に退避され、タスクＲの制御情
報領域７の内容がＣＰＵ２等に復元されると共に制御情
報領域７に拡張制御情報領域があればこの内容がＦＰＵ
３に復元される。この時、ＦＰＵ状態変化フラグ４は
リセットすることとする。
と、タスクＰのタスク制御情報がタスクＰの制御情報領
域５に退避され、タスクＱの制御情報領域６の内容が
ＣＰＵ２等に復元される。タスクＱの実行中に再びタ
スク切替えが起こるとタスクＱのタスク制御情報がタス
クＱの制御情報領域６に退避され、タスクＲの制御情
報領域７の内容がＣＰＵ２等に復元されると共に制御情
報領域７に拡張制御情報領域があればこの内容がＦＰＵ
３に復元される。この時、ＦＰＵ状態変化フラグ４は
リセットすることとする。
【００１６】タスクＲの実行中に再びタスク切換が起こ
ると、タスクＲのタスク制御情報が制御情報領域７に退
避される。このとき、ＦＰＵ状態変化フラグ４がセッ
トされていれば、同時にＦＰＵ情報が制御情報領域７に
ある拡張制御情報領域に退避される（この領域がまだ作
成されていなければ、この時獲得される）。続いて前述
した場合と同様にタスクＳの制御情報がＣＰＵ２等に復
元され、必要に応じて、タスクＳの制御情報領域８に格
納してある拡張情報が復元される。以降、同様にし
て、退避並びに復元が行なわれる。
ると、タスクＲのタスク制御情報が制御情報領域７に退
避される。このとき、ＦＰＵ状態変化フラグ４がセッ
トされていれば、同時にＦＰＵ情報が制御情報領域７に
ある拡張制御情報領域に退避される（この領域がまだ作
成されていなければ、この時獲得される）。続いて前述
した場合と同様にタスクＳの制御情報がＣＰＵ２等に復
元され、必要に応じて、タスクＳの制御情報領域８に格
納してある拡張情報が復元される。以降、同様にし
て、退避並びに復元が行なわれる。
【００１７】ＦＰＵ３の内部状態を変化させる命令は、
浮動少数点レジスタをリードし主記憶ヘストアを行なう
命令（ＦＳＴ命令）、浮動少数点状態レジスタをリード
し主記憶ヘストアを行なう命令（ＦＳＴＳＲ命令）、Ｆ
ＰＵの状態に従った条件分岐命令（ＦＢＦＣＣ命令）等
を除く、浮動少数点演算、転送、変換命令等のすべての
浮動少数点命令である。この命令を検出したときに、Ｆ
ＰＵ状態変化フラグをハードまたは、ファームによって
セットする。
浮動少数点レジスタをリードし主記憶ヘストアを行なう
命令（ＦＳＴ命令）、浮動少数点状態レジスタをリード
し主記憶ヘストアを行なう命令（ＦＳＴＳＲ命令）、Ｆ
ＰＵの状態に従った条件分岐命令（ＦＢＦＣＣ命令）等
を除く、浮動少数点演算、転送、変換命令等のすべての
浮動少数点命令である。この命令を検出したときに、Ｆ
ＰＵ状態変化フラグをハードまたは、ファームによって
セットする。
【００１８】
【発明の効果】以上説明した様に、本発明によれば、Ｆ
ＰＵを使うタスクとＦＰＵを一切使わないタスクが混在
する処理を行なう場合、特に、ＦＰＵを使うタスクの割
合が少ない場合、ＦＰＵのタスク制御情報領域を常にも
つという資源のムダを省くことができるという効果と共
に、あるＣＰＵ割当て時間中にまったくＦＰＵを使わな
いタスクの切替え時に、ＦＰＵ情報の退避を常に行なう
ことによるオーバヘッドを省くことができるという効果
を奏し、情報処理装置の性能向上並びに必要資源の削減
に寄与するところが大きい。
ＰＵを使うタスクとＦＰＵを一切使わないタスクが混在
する処理を行なう場合、特に、ＦＰＵを使うタスクの割
合が少ない場合、ＦＰＵのタスク制御情報領域を常にも
つという資源のムダを省くことができるという効果と共
に、あるＣＰＵ割当て時間中にまったくＦＰＵを使わな
いタスクの切替え時に、ＦＰＵ情報の退避を常に行なう
ことによるオーバヘッドを省くことができるという効果
を奏し、情報処理装置の性能向上並びに必要資源の削減
に寄与するところが大きい。
【図１】ＦＰＵ情報の退避方法の一例を示すフローチャ
ートの図である。
ートの図である。
【図２】本発明の一実施例を示す図である。
【図３】各タスクの制御情報領域を示す図である。
【図４】タスクの切替え処理を説明するフローチャート
の図である。
の図である。
【符号の説明】 １ 主記憶 ２ ＣＰＵ ３ ＦＰＵ ４ ＦＰＵ状態変化フラグ ５〜８ 制御情報領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 惣川 淳 石川県金沢市増泉３丁目４番30号 株式会 社石川富士通ソフトウェア開発内
Claims (1)
- 【請求項１】 中央処理装置と浮動少数点処理装置とを
擁する情報処理装置において、浮動少数点処理装置の内
部状態を変化させる命令の実行を検出した時にセットす
る表示手段を設けると共に、タスクの切替えを行なう際
に、 切替えられるタスクについてその中央処理装置の情報を
退避すると共に、 切替えられるタスクに対して、その
浮動少数点処理装置の情報を退避するための領域がすで
に確保されているか否かを判断し、 確保されていない場合には、前記表示手段がセットされ
ているときのみ領域を確保し、該領域に前記浮動少数点
処理装置の情報を退避するようにし、 確保されている場合には、前記表示手段がセットされて
いるときのみ前記浮動少数点処理装置の情報を退避する
ようにし、 浮動少数点処理装置の情報を退避した後、かつタスクの
再開前に前記表示手段をリセットすることを特徴とする
タスク切替え制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331044A JPH05165652A (ja) | 1991-12-16 | 1991-12-16 | タスク切替え制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3331044A JPH05165652A (ja) | 1991-12-16 | 1991-12-16 | タスク切替え制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05165652A true JPH05165652A (ja) | 1993-07-02 |
Family
ID=18239214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3331044A Withdrawn JPH05165652A (ja) | 1991-12-16 | 1991-12-16 | タスク切替え制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05165652A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010097847A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
| JP2012064086A (ja) * | 2010-09-17 | 2012-03-29 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
| JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
| JP2020525957A (ja) * | 2017-07-05 | 2020-08-27 | エイアールエム リミテッド | コンテキスト・データ管理 |
-
1991
- 1991-12-16 JP JP3331044A patent/JPH05165652A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010097847A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
| CN102334102A (zh) * | 2009-02-24 | 2012-01-25 | 松下电器产业株式会社 | 处理器装置、多线程处理器装置 |
| JP5433676B2 (ja) * | 2009-02-24 | 2014-03-05 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
| US8850168B2 (en) | 2009-02-24 | 2014-09-30 | Panasonic Corporation | Processor apparatus and multithread processor apparatus |
| JP2012064086A (ja) * | 2010-09-17 | 2012-03-29 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
| US9032417B2 (en) | 2010-09-17 | 2015-05-12 | Fujitsu Limited | Information processing apparatus and information processing apparatus control method |
| JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
| JP2020525957A (ja) * | 2017-07-05 | 2020-08-27 | エイアールエム リミテッド | コンテキスト・データ管理 |
| US11704127B2 (en) | 2017-07-05 | 2023-07-18 | Arm Limited | Marking current context data to control a context-data-dependent processing operation to save current or default context data to a data location |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349667A (en) | Interrupt control system for microprocessor for handling a plurality of maskable interrupt requests | |
| JP2858140B2 (ja) | パイプラインプロセッサ装置および方法 | |
| US6266686B1 (en) | Emptying packed data state during execution of packed data instructions | |
| US20140122849A1 (en) | Apparatus and method for handling exception events | |
| US7962734B2 (en) | Method of restarting a computer platform | |
| EP0351401A1 (en) | Multiprocessing method and arrangement | |
| JPH0430053B2 (ja) | ||
| US8661236B2 (en) | Partial initialization of divided programs in response to pre-boot and post-boot activation events to rapidly boot a computer system | |
| JPH07311749A (ja) | マルチプロセッサシステム及びカーネル置換方法 | |
| US11734079B2 (en) | Methods of hardware and software-coordinated opt-in to advanced features on hetero ISA platforms | |
| US6405234B2 (en) | Full time operating system | |
| JP2005050208A (ja) | マルチタスクシステムにおけるメモリ管理方式およびタスク制御装置 | |
| JP2007035066A (ja) | マルチｏｓ構成方法 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH05165652A (ja) | タスク切替え制御方法 | |
| JP2001216172A (ja) | マルチｏｓ構成方法 | |
| JPH056281A (ja) | 情報処理装置 | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| JPH05233325A (ja) | マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法 | |
| US5778207A (en) | Assisting operating-system interrupts using application-based processing | |
| JPH11184828A (ja) | マルチプロセッサシステムのテスト方式 | |
| WO2023144939A1 (ja) | コンピュータ、制御方法及び制御プログラム | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JPH0554141B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |