JP2014078072A - 情報処理装置、情報処理方法およびプログラム - Google Patents
情報処理装置、情報処理方法およびプログラム Download PDFInfo
- Publication number
- JP2014078072A JP2014078072A JP2012224237A JP2012224237A JP2014078072A JP 2014078072 A JP2014078072 A JP 2014078072A JP 2012224237 A JP2012224237 A JP 2012224237A JP 2012224237 A JP2012224237 A JP 2012224237A JP 2014078072 A JP2014078072 A JP 2014078072A
- Authority
- JP
- Japan
- Prior art keywords
- task
- coprocessor
- processor
- fpu
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
- G06F9/4856—Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/483—Multiproc
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】タスクスイッチを判定する場合に、タスクスイッチによるコプロセッサのレジスタ退避を抑制するように制御する。
【選択図】図5
Description
まず、図1を参照して、本発明の実施形態1に係る情報処理装置100の概略構成を示す。マルチプロセッサチップ101は、プロセッサコア(第1処理部、主処理ユニット)111と、コプロセッサ(第2処理部、副処理ユニット)としてFPU(浮動小数点演算ユニット:Floating Point number processing Unit)110と、を備えるn個のプロセッサ109を複数備える(ここで、nは2以上の整数)。プロセッサコア111とFPU110とはそれぞれ、デコーダー論理、演算回路を備えている。ここでFPU110は、単精度および倍精度の浮動小数点形式において、加算、減算、乗算除算、積和演算、平方根演算が可能であり、ダイサイズやゲート数および平均消費電力がプロセッサコア111よりも小さい。そして、FPU110は、IEEE 754(IEEE:The Institute of Electrical and Electronics Engineers、 IEEE754は浮動小数点数演算標準)で定義されている浮動小数点例外(無効操作、0による除算、オーバフロー、アンダーフロー、不正確)をサポートしているものとする。
FPU例外が発生していれば、ステップS1207において、コプロセッサコンテキスト管理機能205が、後述の「FPU例外時処理」を実施する。
次に、ステップS1202やステップS1210における、OS201のプロセッサ割り当て管理機能204によるタスク202の割り当て処理について詳細を説明する。ここで、複数のタスク202は、FPU110を利用する浮動所数点演算命令を含むタスク(図10参照)や、含まないタスクが混在しているプロセッサ割り当て管理機能204は「Fixed−priority pre−emptive scheduling」と呼ばれる方式でレディ状態(実行可能な待ち状態)のタスク202をプロセッサ109に割り当てる。
次に、ステップS1207における、OS201のFPU例外時処理について詳細を説明する。図5はFPU110からの例外通知を用いる場合のコプロセッサコンテキスト管理機能205によるFPU例外時の動作を示すフローチャートである。本フローチャートの説明では例外通知を発行したFPU110を含むプロセッサ109の動作に着目して説明する。
次に、図3のフローチャートを参照して、ステップS1209における、コプロセッサコンテキスト管理機能205によるタスクスイッチを発生させる際の処理について説明する。なお、タスクスイッチにともなうプロセッサコアのメインコンテキストについてのコンテキストスイッチの詳細な説明は省略する。
図4はコプロセッサコンテキスト管理機能205によるタスク終了時の動作を示すフローチャートである。タスク終了時にはFPU制御ブロック107からこのタスクに関するエントリ(FPU利用タスク情報保持領域)をクリア(破棄)し、終了したタスクが利用していたFPU110を無効化する。
図13(a)は、FPU110を利用中のタスク(FPU110が処理中のタスク)を識別するためのFPU利用タスク識別情報である。ここでは理解の簡便のためテーブルで示しているが、プロセッサコア111で解釈できる形式であれば単純なデータ列であってもよい。また、プロセッサ109の識別情報など、FPU110を抽象的に指摘できるその他の情報をFPU利用タスク識別情報として用いてもよい。
次に、従来技術によるスケジューリングと本実施形態によるスケジューリングを比較し、本実施形態におけるFPUコンテキストの扱いを説明する。
実施形態2では、実施形態1について例外処理の代わりにシステムコールを用いる。具体的には、プロセッサコア111が、FPU110の利用開始を通知するシステムコールと、利用終了を通知するシステムコールとを、FPU110の開始検出または終了検出に利用する。実施形態1と同一機能を有する構成や工程には同一符号を付すとともに、構成的、機能的にかわらないものについてはその説明を省略する。
なお、上述の実施形態ではコンテキストスイッチに従って、メインコンテキストやサブコンテキストをメモリ(RAM103)に退避させる例について説明したが、プロセッサ109内に退避させるコンテキストを保持するシャドーレジスタセット(裏レジスタとも呼称する)を配置してもよい。
Claims (21)
- 割り当てられたタスクを第1レジスタの内容に基づいて処理を実行する第1処理部と、当該タスクを第2レジスタの内容に基づいて処理を実行する第2処理部と、を含むプロセッサを複数備えるマルチプロセッサを有する情報処理装置であって、
前記マルチプロセッサの備えるプロセッサの1つを着目プロセッサとし、当該着目プロセッサに割り当てるタスクを変更する際に、当該着目プロセッサの第1レジスタおよび当該着目プロセッサの第2レジスタが保持している内容をメモリに転送する転送手段と、
前記着目プロセッサに割り当てられたタスクが、当該着目プロセッサの第2処理部によって処理を開始されることに応じて、当該第2処理部に対応する第2レジスタの内容を前記転送手段によって前記メモリに転送することを抑制する制御手段とを有することを特徴とする情報処理装置。 - プロセッサコアとコプロセッサとを備えている複数のプロセッサを有するマルチプロセッサにおいて、前記プロセッサコアまたは前記コプロセッサに実行させるタスクを割り当てる情報処理装置であって、
前記コプロセッサによる前記タスクの処理の開始を検出すると、前記コプロセッサが利用するコプロセッサコンテキストをメモリに転送することを抑制する制御手段を備えることを特徴とする情報処理装置。 - 前記制御手段は、タスクスイッチ後に前記コプロセッサによる前記タスクの処理開始を検出する開始検出手段と、当該開始検出手段が前記コプロセッサの処理開始を検出すると、処理を開始したタスクについて前記プロセッサ間を移動することを制限する制限手段とを備えることを特徴とする請求項2に記載の情報処理装置。
- 前記コプロセッサが第1タスクについて処理を開始する際に、当該コプロセッサが第2タスクについてのコプロセッサコンテキストを保持していると、当該第2タスクのコプロセッサコンテキストをメモリに退避する転送手段を更に備える請求項2または3に記載の情報処理装置。
- 前記コプロセッサが第1タスクについて処理を開始する際に、当該第1タスクのコプロセッサコンテキストが前記メモリに存在すると、当該第1タスクのコプロセッサコンテキストを前記メモリから前記第1タスクを処理するコプロセッサコンテキストに復帰させる転送手段をさらに備えることを特徴とする請求項2乃至4のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記コプロセッサによって処理が開始されるタスクの識別情報を、前記メモリにコプロセッサ毎に保持させることを特徴とする請求項2乃至記載の5のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記コプロセッサが処理するタスクの変更が前記プロセッサコアに通知されるように前記コプロセッサを制御することを特徴とする請求項2乃至6のいずれか1項に記載の情報処理装置。
- 前記制御手段は、タスクスイッチをする際に前記コプロセッサが処理中のタスクとスイッチ後のタスクとが異なると、当該タスクスイッチが行われるプロセッサのコプロセッサを無効化し、タスクスイッチ後に前記コプロセッサを利用する命令が発行された際に例外が前記プロセッサコアに通知されるように前記コプロセッサを制御することを特徴とする請求項2乃至7のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記コプロセッサによる処理の開始を、前記タスクを実行するプロセッサコアからのシステムコールにより検出することを特徴とする請求項2乃至8のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記タスクを割り当て可能なプロセッサの識別情報をプロセッサ割り当て情報として前記メモリに保持させ、移動が制限されるタスクに関するプロセッサ割り当て情報について、当該タスクを処理中のコプロセッサを有するプロセッサの識別情報のみが当該プロセッサ割り当て情報に保持されるように変更することを特徴とする請求項2乃至9のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記タスクについて前記コプロセッサによる処理の終了を検出する終了検出手段と、当該終了検出手段の検出に応じて当該タスクのプロセッサ間の移動を許可する許可手段と、を備えることを特徴とする請求項2乃至10のいずれか1項に記載の情報処理装置。
- 前記制御手段は、前記タスクについて前記コプロセッサによる処理の終了を検出する終了検出手段と、当該終了検出手段の検出に応じて当該タスクのプロセッサ間の移動を許可する許可手段と、当該タスクについて前記メモリに保持されているコプロセッサコンテキストを破棄するクリア手段と、をさらに備えることを特徴とする請求項2乃至11のいずれか1項に記載の情報処理装置。
- 前記クリア手段は、前記終了検出手段により利用終了が検出されたコプロセッサが処理していた前記タスクの識別情報を前記メモリからクリアすることを特徴とする請求項12に記載の情報処理装置。
- 前記終了検出手段は、前記コプロセッサによるタスクの処理の終了を、前記コプロセッサの利用終了として検出することを特徴とする請求項11乃至13のいずれか1項に記載の情報処理装置。
- 前記終了検出手段は、前記コプロセッサによるタスクの処理の終了を、前記タスクを実行するプロセッサコアからのシステムコールにより検出することを特徴とする請求項11乃至13のいずれか1項に記載の情報処理装置。
- 前記許可手段は、移動が許可されるタスクのプロセッサ割り当て情報を、当該該タスクの移動が制限される前の状態に復帰することを特徴とする請求項11乃至15のいずれか1項に記載の情報処理装置。
- 前記コプロセッサコンテキストは、前記コプロセッサのレジスタが保持する値であり、前記タスクの移動とは、当該タスクに関わるコプロセッサコンテキストを前記メモリに退避させ、退避したコプロセッサコンテキストを別のプロセッサのコプロセッサのレジスタに復帰させる処理を示すことを特徴とする請求項2乃至16のいずれか1項に記載の情報処理装置。
- 割り当てられたタスクを第1レジスタの内容に基づいて処理を実行する第1処理部と、当該タスクを第2レジスタの内容に基づいて処理を実行する第2処理部と、を含むプロセッサを複数備えるマルチプロセッサを有する情報処理装置による情報処理方法であって、
前記マルチプロセッサの備えるプロセッサの1つを着目プロセッサとし、当該着目プロセッサに割り当てるタスクを変更する際に、当該着目プロセッサの第1レジスタおよび当該着目プロセッサの第2レジスタが保持している内容をメモリに転送する転送工程と、
前記着目プロセッサに割り当てられたタスクが、当該着目プロセッサの第2処理部によって処理を開始されることに応じて、当該第2処理部に対応する第2レジスタの内容を前記メモリに転送することを抑制する制御工程とを有することを特徴とする情報処理方法。 - プロセッサコアとコプロセッサとを備えている複数のプロセッサを有するマルチプロセッサにおいて、前記プロセッサコアまたは前記コプロセッサに実行させるタスクを割り当てる情報処理装置による情報処理方法であって、
前記コプロセッサによる前記タスクの処理の開始を検出すると、前記コプロセッサが利用するコプロセッサコンテキストをメモリに転送することを抑制する制御工程を有することを特徴とする情報処理方法。 - 割り当てられたタスクを第1レジスタの内容に基づいて処理を実行する第1処理部と、当該タスクを第2レジスタの内容に基づいて処理を実行する第2処理部と、を含むプロセッサを複数備えるマルチプロセッサを有する情報処理装置を、
前記マルチプロセッサの備えるプロセッサの1つを着目プロセッサとし、当該着目プロセッサに割り当てるタスクを変更する際に、当該着目プロセッサの第1レジスタおよび当該着目プロセッサの第2レジスタが保持している内容をメモリに転送する転送手段と、
前記着目プロセッサに割り当てられたタスクが、当該着目プロセッサの第2処理部によって処理を開始されることに応じて、当該第2処理部に対応する第2レジスタの内容を前記転送手段によって前記メモリに転送することを抑制する制御手段として機能させることを特徴とするコンピュータが読取り可能なプログラム。 - プロセッサコアとコプロセッサとを備えている複数のプロセッサを有するマルチプロセッサにおいて、前記プロセッサコアまたは前記コプロセッサに実行させるタスクを割り当てる情報処理装置を、
前記コプロセッサによる前記タスクの処理の開始を検出すると、前記コプロセッサが利用するコプロセッサコンテキストをメモリに転送することを抑制する制御手段として機能させることを特徴とするコンピュータが読取り可能なプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224237A JP6214142B2 (ja) | 2012-10-09 | 2012-10-09 | 情報処理装置、情報処理方法およびプログラム |
US14/045,525 US20140101671A1 (en) | 2012-10-09 | 2013-10-03 | Information processing apparatus and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012224237A JP6214142B2 (ja) | 2012-10-09 | 2012-10-09 | 情報処理装置、情報処理方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014078072A true JP2014078072A (ja) | 2014-05-01 |
JP6214142B2 JP6214142B2 (ja) | 2017-10-18 |
Family
ID=50433809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012224237A Active JP6214142B2 (ja) | 2012-10-09 | 2012-10-09 | 情報処理装置、情報処理方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140101671A1 (ja) |
JP (1) | JP6214142B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091076A (ja) * | 2014-10-30 | 2016-05-23 | 日本電気株式会社 | 情報処理装置 |
JP2019179415A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社デンソー | マルチコアシステム |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10120716B2 (en) * | 2014-10-02 | 2018-11-06 | International Business Machines Corporation | Task pooling and work affinity in data processing |
US9720733B1 (en) * | 2015-04-28 | 2017-08-01 | Qlogic Corporation | Methods and systems for control block routing |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159539A (ja) * | 1984-08-30 | 1986-03-27 | Nec Corp | サブプロセツサのレジスタ退避/復帰方式 |
JPS6473452A (en) * | 1987-09-14 | 1989-03-17 | Matsushita Electric Ind Co Ltd | Context switching controlled for co-processor |
JPH03172937A (ja) * | 1989-11-30 | 1991-07-26 | Nec Corp | 非同期事象処理ハンドリング装置 |
JPH0484335A (ja) * | 1990-07-27 | 1992-03-17 | Fujitsu Ltd | 仮想計算機制御方式 |
JPH05165652A (ja) * | 1991-12-16 | 1993-07-02 | Fujitsu Ltd | タスク切替え制御方法 |
JP2009506410A (ja) * | 2005-08-10 | 2009-02-12 | シンビアン ソフトウェア リミテッド | コンピュータ装置におけるコプロセッサ支援 |
WO2010097847A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
JP2012064086A (ja) * | 2010-09-17 | 2012-03-29 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5727211A (en) * | 1995-11-09 | 1998-03-10 | Chromatic Research, Inc. | System and method for fast context switching between tasks |
US6792523B1 (en) * | 1995-12-19 | 2004-09-14 | Intel Corporation | Processor with instructions that operate on different data types stored in the same single logical register file |
US6219779B1 (en) * | 1997-06-16 | 2001-04-17 | Matsushita Electric Industrial Co., Ltd. | Constant reconstructing processor which supports reductions in code size |
US7093260B1 (en) * | 2000-05-04 | 2006-08-15 | International Business Machines Corporation | Method, system, and program for saving a state of a task and executing the task by a processor in a multiprocessor system |
JP4226816B2 (ja) * | 2001-09-28 | 2009-02-18 | 株式会社東芝 | マイクロプロセッサ |
US7523455B2 (en) * | 2002-05-03 | 2009-04-21 | Hewlett-Packard Development Company, L.P. | Method and system for application managed context switching |
US7373646B1 (en) * | 2003-04-04 | 2008-05-13 | Nortel Network Limited | Method and apparatus for sharing stack space between multiple processes in a network device |
WO2008023427A1 (fr) * | 2006-08-24 | 2008-02-28 | Netcleus Systems Corporation | Dispositif de traitement de tâche |
DE102007015507B4 (de) * | 2007-03-30 | 2010-09-02 | Advanced Micro Devices, Inc., Sunnyvale | Prozessor mit einem ersten und einem zweiten Betriebsmodus und Verfahren zu seinem Betrieb |
US7979683B1 (en) * | 2007-04-05 | 2011-07-12 | Nvidia Corporation | Multiple simultaneous context architecture |
WO2009123492A1 (en) * | 2008-03-31 | 2009-10-08 | Intel Corporation | Optimizing memory copy routine selection for message passing in a multicore architecture |
JP5225003B2 (ja) * | 2008-10-01 | 2013-07-03 | キヤノン株式会社 | メモリ保護方法、情報処理装置、メモリ保護プログラム及びメモリ保護プログラムを記録した記録媒体 |
GB2471138B (en) * | 2009-06-19 | 2014-08-13 | Advanced Risc Mach Ltd | Handling integer and floating point registers during a context switch |
-
2012
- 2012-10-09 JP JP2012224237A patent/JP6214142B2/ja active Active
-
2013
- 2013-10-03 US US14/045,525 patent/US20140101671A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6159539A (ja) * | 1984-08-30 | 1986-03-27 | Nec Corp | サブプロセツサのレジスタ退避/復帰方式 |
JPS6473452A (en) * | 1987-09-14 | 1989-03-17 | Matsushita Electric Ind Co Ltd | Context switching controlled for co-processor |
JPH03172937A (ja) * | 1989-11-30 | 1991-07-26 | Nec Corp | 非同期事象処理ハンドリング装置 |
JPH0484335A (ja) * | 1990-07-27 | 1992-03-17 | Fujitsu Ltd | 仮想計算機制御方式 |
JPH05165652A (ja) * | 1991-12-16 | 1993-07-02 | Fujitsu Ltd | タスク切替え制御方法 |
JP2009506410A (ja) * | 2005-08-10 | 2009-02-12 | シンビアン ソフトウェア リミテッド | コンピュータ装置におけるコプロセッサ支援 |
WO2010097847A1 (ja) * | 2009-02-24 | 2010-09-02 | パナソニック株式会社 | プロセッサ装置、マルチスレッドプロセッサ装置 |
JP2012064086A (ja) * | 2010-09-17 | 2012-03-29 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及び制御プログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091076A (ja) * | 2014-10-30 | 2016-05-23 | 日本電気株式会社 | 情報処理装置 |
JP2019179415A (ja) * | 2018-03-30 | 2019-10-17 | 株式会社デンソー | マルチコアシステム |
Also Published As
Publication number | Publication date |
---|---|
JP6214142B2 (ja) | 2017-10-18 |
US20140101671A1 (en) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529620B (zh) | 推理執行和回復 | |
US10740152B2 (en) | Technologies for dynamic acceleration of general-purpose code using binary translation targeted to hardware accelerators with runtime execution offload | |
KR101673435B1 (ko) | 공동 설계 프로세서에서 격리된 실행 환경의 생성 | |
JP5945292B2 (ja) | 異種システムをブートし、コアの対称的なビューを表示する方法 | |
US8924624B2 (en) | Information processing device | |
CN106170768B (zh) | 在计算机中分派多个线程 | |
TWI516937B (zh) | 用於資料讀取/寫入延伸分頁表違例之處理的決策動作決定技術之方法、裝置及非暫態機器可讀媒體 | |
CN106663072B (zh) | 用于配置中断的集合的装置和方法 | |
JP5673672B2 (ja) | マルチコアプロセッサシステム、制御プログラム、および制御方法 | |
JP2007531167A (ja) | ユーザーレベルのマルチスレッドを提供する方法およびシステム | |
JP2010020803A (ja) | コプロセッサの性能を強化するシステムおよび方法 | |
JP6556747B2 (ja) | コンピュータ内の複数のスレッドをエグジットするための方法、システム、およびコンピュータ・プログラム | |
US8407701B2 (en) | Facilitating quiesce operations within a logically partitioned computer system | |
JP2017037370A (ja) | 計算機、プロセス制御方法およびプロセス制御プログラム | |
TW201339971A (zh) | 虛擬機器控制結構陰影化技術 | |
JP6214142B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
US10095542B2 (en) | Cooperative thread array granularity context switch during trap handling | |
US9678792B2 (en) | Shared resources in a docked mobile environment | |
TWI507991B (zh) | 多核心處理器及其相關控制方法與電腦系統 | |
CN105474174B (zh) | 控制时间密集的指令 | |
JP5328410B2 (ja) | 被起動オペレーティングシステム(os)動作計算機、計算機のos起動方法およびos起動プログラム | |
JP6920286B2 (ja) | 例外処理 | |
US20160011895A1 (en) | Virtual machine context management | |
CN112416821A (zh) | 在计算系统中定义存储器信息泄漏区域的装置、系统和方法 | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170822 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170919 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6214142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |