JP2019179415A - マルチコアシステム - Google Patents
マルチコアシステム Download PDFInfo
- Publication number
- JP2019179415A JP2019179415A JP2018068432A JP2018068432A JP2019179415A JP 2019179415 A JP2019179415 A JP 2019179415A JP 2018068432 A JP2018068432 A JP 2018068432A JP 2018068432 A JP2018068432 A JP 2018068432A JP 2019179415 A JP2019179415 A JP 2019179415A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- core
- execution
- cpu
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 description 17
- 238000012790 confirmation Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 5
- 230000015654 memory Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
Description
42:CPU1(コア)
43:DFP(コア)
44:スケジューラ
Claims (4)
- マルチコアシステムであって、
タスク処理の実行状況を通知する機能を有する複数のコア(41、42、43)と、
複数の前記コアから処理の実行状況に関する処理状態情報を受信するスケジューラ(44)と、を備えるマルチコアシステム。 - 請求項1に記載のマルチコアシステムであって、
前記スケジューラは、前記処理状態情報に基づいて複数の前記コアそれぞれにタスク処理を割り当てる、マルチコアシステム。 - 請求項1又は2に記載のマルチコアシステムであって、
複数の前記コアは、少なくとも2種類以上のコアによって構成されている、マルチコアシステム。 - 請求項1から3のいずれか1項に記載のマルチコアシステムであって、
前記スケジューラは、複数の前記コアの少なくとも一部からタスク処理の実行を行うことの可否問い合わせを受信し、受信タイミングに応じた前記処理状態情報に基づいて、複数の前記コアの中からタスク処理を実行するコアを判断する、マルチコアシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018068432A JP2019179415A (ja) | 2018-03-30 | 2018-03-30 | マルチコアシステム |
PCT/JP2019/009630 WO2019188178A1 (ja) | 2018-03-30 | 2019-03-11 | マルチコアシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018068432A JP2019179415A (ja) | 2018-03-30 | 2018-03-30 | マルチコアシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019179415A true JP2019179415A (ja) | 2019-10-17 |
Family
ID=68058886
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018068432A Pending JP2019179415A (ja) | 2018-03-30 | 2018-03-30 | マルチコアシステム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2019179415A (ja) |
WO (1) | WO2019188178A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008084009A (ja) * | 2006-09-27 | 2008-04-10 | Toshiba Corp | マルチプロセッサシステム |
JPWO2007037006A1 (ja) * | 2005-09-29 | 2009-04-02 | 富士通株式会社 | マルチコアプロセッサ |
JP2014067248A (ja) * | 2012-09-26 | 2014-04-17 | Renesas Electronics Corp | プロセッサ、割り込み処理方法及び割り込み制御装置 |
JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
JPWO2012120655A1 (ja) * | 2011-03-08 | 2014-07-07 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
JP2015035028A (ja) * | 2013-08-07 | 2015-02-19 | 株式会社東芝 | 情報処理方法、情報処理装置及びプログラム |
JP2018022345A (ja) * | 2016-08-03 | 2018-02-08 | 東芝メモリ株式会社 | 情報処理システム |
-
2018
- 2018-03-30 JP JP2018068432A patent/JP2019179415A/ja active Pending
-
2019
- 2019-03-11 WO PCT/JP2019/009630 patent/WO2019188178A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007037006A1 (ja) * | 2005-09-29 | 2009-04-02 | 富士通株式会社 | マルチコアプロセッサ |
JP2008084009A (ja) * | 2006-09-27 | 2008-04-10 | Toshiba Corp | マルチプロセッサシステム |
JPWO2012120655A1 (ja) * | 2011-03-08 | 2014-07-07 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
JP2014067248A (ja) * | 2012-09-26 | 2014-04-17 | Renesas Electronics Corp | プロセッサ、割り込み処理方法及び割り込み制御装置 |
JP2014078072A (ja) * | 2012-10-09 | 2014-05-01 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
JP2015035028A (ja) * | 2013-08-07 | 2015-02-19 | 株式会社東芝 | 情報処理方法、情報処理装置及びプログラム |
JP2018022345A (ja) * | 2016-08-03 | 2018-02-08 | 東芝メモリ株式会社 | 情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
WO2019188178A1 (ja) | 2019-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210064435A1 (en) | Memory Interface for a Multi-Threaded, Self-Scheduling Reconfigurable Computing Fabric | |
US10445271B2 (en) | Multi-core communication acceleration using hardware queue device | |
KR101332840B1 (ko) | 병렬 컴퓨팅 프레임워크 기반의 클러스터 시스템, 호스트 노드, 계산 노드 및 어플리케이션 실행 방법 | |
US8417918B2 (en) | Reconfigurable processor with designated processing elements and reserved portion of register file for interrupt processing | |
EP3198460B1 (en) | Apparatus and method for configuring sets of interrupts | |
JP2009265963A (ja) | 情報処理システム及びタスクの実行制御方法 | |
WO2016100142A2 (en) | Advanced processor architecture | |
WO2011032327A1 (zh) | 并行处理器及其线程处理方法 | |
US20110238963A1 (en) | Reconfigurable array and method of controlling the reconfigurable array | |
KR20160051883A (ko) | 가상 재시도 큐 | |
US20230127112A1 (en) | Sub-idle thread priority class | |
US20050278720A1 (en) | Distribution of operating system functions for increased data processing performance in a multi-processor architecture | |
WO2015068382A1 (ja) | 情報処理装置、情報処理方法、記録媒体、計算処理装置、計算処理方法 | |
KR101603752B1 (ko) | 멀티 모드 지원 프로세서 및 그 프로세서에서 멀티 모드를 지원하는 방법 | |
WO2014190699A1 (zh) | 一种cpu指令处理方法和处理器 | |
US20170147345A1 (en) | Multiple operation interface to shared coprocessor | |
US8910181B2 (en) | Divided central data processing | |
EP2860643A2 (en) | Collective communications apparatus and method for parallel systems | |
WO2019188178A1 (ja) | マルチコアシステム | |
JP2020091751A (ja) | 演算処理装置および演算処理装置の制御方法 | |
WO2021106608A1 (ja) | 情報処理装置 | |
JP4444305B2 (ja) | 半導体装置 | |
JP2010146117A (ja) | 情報処理装置、情報処理方法および情報処理プログラム | |
EP3495960A1 (en) | Program, apparatus, and method for communicating data between parallel processor cores | |
JP2006520957A (ja) | マルチプロセッサシステムのタイプ変換ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20190326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190327 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230418 |