JPH01201730A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01201730A
JPH01201730A JP2643088A JP2643088A JPH01201730A JP H01201730 A JPH01201730 A JP H01201730A JP 2643088 A JP2643088 A JP 2643088A JP 2643088 A JP2643088 A JP 2643088A JP H01201730 A JPH01201730 A JP H01201730A
Authority
JP
Japan
Prior art keywords
flag
contents
update flag
register
task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2643088A
Other languages
English (en)
Inventor
Kaoru Kuwata
桑田 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2643088A priority Critical patent/JPH01201730A/ja
Publication of JPH01201730A publication Critical patent/JPH01201730A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はCPUを含み、2つ以上のタスクが実行される
情報処理装置における、タスク切り替えの際のコンテキ
スト・セーブの制御に関する。
〔従来の技術〕
従来、この種のタスク切り替え処理の際、タスクのコン
テキストとして、扱われるレジスタはその内容の更新い
かんにかかわらず、全レジスタをセーブしていた。又、
仮に各レジスタに対応する更新フラグを設けて、セーブ
処理の省略した場合でも更新フラグの内容は、変化しな
いためコンテキスト・セーブ処理のプログラムを記述す
る際、必ず更新フラグの内容をリセットする処理を記述
しなければならなかった。
〔発明が解決しようとする問題点〕
上述した従来のコン−テキスト・セーブ処理では、仮に
更新フラグを設けても、コンテキストをセーブする際更
新フラグの内容は変化しないため、セーブ処理と同時に
、必ず更新フラグをリセットする処理を記述しなければ
ならないというわずられしさがある。
〔問題点を解決するための手段〕
本発明のコンテキスト・セーブ制御に関する情報処理装
置はCPUを1つ以上含み2つ以上のタスクが実行され
タスクが実行を進める上で必要なコンテキストとして扱
われるレジスタ群とタスク実行中に内容の更新があった
ことを示す各レジスタに対応した更新フラグを有しタス
ク切り替え処理の際前記更新フラグの内容をチェックし
、更新フラグがセットされておらず、更新が無かったこ
とを示している場合は対応するレジスタの内容はタスク
が以前にコンテキスト・セーブ・エリアに保持していた
内容と変わらないため、セーブする処理を省略し、更新
フラグがセットされていた場合は、対応するレジスタの
内容をタスクのコンテキスト・セーブ・エリアにセーブ
処理を実行し、更新フラグをリセットすることを特徴と
する。
〔実施例〕 次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。バ
ス(1)を通してメモリ(2)に保持されている命令群
はバスインターフェース(3)から命令デコーダ(4)
へと流れる。命令デコーダでコンテキスト・セーブ命令
を解釈し、セーブ対象となっているレジスタの更新状況
を示す更新フラグがセットされていなければそれぞれの
論理積(5)よりコンテキスト・セーブ処理を省略する
ための信号(6)を命令シーケンサ(7)へ出力する。
同時に更新フラグ(8)をリセットするため、現在のフ
ラグの内容と出方信号(6)から作られる論理演算(9
)が実行され、フラグは、リセットされる。
〔発明の効果〕
以上説明したように本発明ではタスク・コンテキスト・
セーブ処理において、コンテキストをセーブする際にコ
ンテキストであるレジスタの更新を示し、セーブ処理を
実行しなければならないことを表わす更新フラグがリセ
ットされるため、コンテキスト・セーブ処理を記述する
際、更新フラグのリセット処理を記述する手間を排除で
きるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 l・・・・・・バス、2・・・・・・メモリ、3・・・
・・・バスインタフェース、4・・・・・・命令デコー
ダ、5・・・・・・ストア・処理を省略するための信号
を作る論理積、6・旧・・ストア処理を省略するための
信号、7・・目・・命令シーケンサ、8・・・・・・更
新フラグ、9・旧・・フラグリセットのための論理積。 代理人 弁理士  内 原   音

Claims (1)

    【特許請求の範囲】
  1. CPUを1つ以上含み、2つ以上のタスクが実行する情
    報処理装置において前記タスクが実行を進める上で必要
    なコンテキストとして扱われるレジスタ群とタスク実行
    中に内容の更新があったことを示す、各レジスタに対応
    した更新フラグを有し、タスク切り替え処理の際前記更
    新フラグの内容をチェックし更新フラグがセットされて
    おらず、更新が無かったことを示している場合は、対応
    するレジスタの内容は、タスクが以前にコンテキスト・
    セーブ・エリアに保持していた内容と変わらないため、
    セーブする処理を省略し、更新フラグがセットされてい
    た場合は、対応するレジスタの内容をタスクのコンテキ
    スト・セーブ・エリアにセーブ処理を実行し、更新フラ
    グをリセットすることを特徴とする情報処理装置。
JP2643088A 1988-02-05 1988-02-05 情報処理装置 Pending JPH01201730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2643088A JPH01201730A (ja) 1988-02-05 1988-02-05 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2643088A JPH01201730A (ja) 1988-02-05 1988-02-05 情報処理装置

Publications (1)

Publication Number Publication Date
JPH01201730A true JPH01201730A (ja) 1989-08-14

Family

ID=12193295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2643088A Pending JPH01201730A (ja) 1988-02-05 1988-02-05 情報処理装置

Country Status (1)

Country Link
JP (1) JPH01201730A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245337A (ja) * 1991-01-31 1992-09-01 Nec Ic Microcomput Syst Ltd マイクロプロセッサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245337A (ja) * 1991-01-31 1992-09-01 Nec Ic Microcomput Syst Ltd マイクロプロセッサ

Similar Documents

Publication Publication Date Title
JPH0550022B2 (ja)
JPH01297764A (ja) プロセッサ
JPH01130224A (ja) 例外処理方式
JPH07120338B2 (ja) 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ
JPH01201730A (ja) 情報処理装置
JPS63214804A (ja) Plc用プロセツサ及びplc
JPS6243734A (ja) マイクロプロセツサ
WO2023188905A1 (ja) 情報処理装置、及び情報処理装置の動作制御方法
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPS63271553A (ja) 情報処理装置
JPS623345A (ja) 割込方式
JPH02133827A (ja) 情報処理装置
JPS6352241A (ja) マイクロプロセツサ
JPS63280333A (ja) マイクロプログラム制御装置
JPH04107630A (ja) 中央処理装置
JPH04167146A (ja) 情報処理装置のアドレストレース方式
JPS60193046A (ja) 命令例外検出方式
JPH02304634A (ja) プロセッサシステム
JPS6349941A (ja) 演算処理装置
JPH02120937A (ja) 情報処理装置
JPS6354630A (ja) デ−タ処理装置
JPS62256136A (ja) マイクロプロセツサ制御型情報処理装置
JPH0481939A (ja) マイクロコンピュータの制御方式
JPH0242538A (ja) マイクロプロセッサ
JPH01236327A (ja) 割込みマスク制御方法