JPS6243734A - マイクロプロセツサ - Google Patents

マイクロプロセツサ

Info

Publication number
JPS6243734A
JPS6243734A JP60183303A JP18330385A JPS6243734A JP S6243734 A JPS6243734 A JP S6243734A JP 60183303 A JP60183303 A JP 60183303A JP 18330385 A JP18330385 A JP 18330385A JP S6243734 A JPS6243734 A JP S6243734A
Authority
JP
Japan
Prior art keywords
bank
program
stack pointer
value
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60183303A
Other languages
English (en)
Inventor
Akira Sawada
明 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60183303A priority Critical patent/JPS6243734A/ja
Publication of JPS6243734A publication Critical patent/JPS6243734A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ、特にマルチタスクプログ
ラムを実行するためのマイクロプロセッサに関する。
し従来の技術〕 従来のマイクロプロセッサは、スタックポインタを1つ
のみ含んで構成されており、このスタックポインタを使
用してサブルーチン処理、割込処理など入れ子構造のプ
ログラムを実現していた。
〔発明が解決しよ、うとする問題点〕
上述した従来の1チツプマイクロプロセツサは、スタッ
クポインタを1つしか含まないため、マルチタスク制御
を実現するにはタスク切換え時にスタックポインタの値
を退避、復帰する必要があった0例えば、第2図は3つ
のタスクA、B、CにCPUを巡回的に割当てる場合の
状態例であって、711.712,713はそれぞれタ
スクA、B。
Cを実行中の状態、T、、T2.T、はそれぞれタスク
A、B、Cに割当てられた単位時間であるが、状R71
1から712,712から713゜713から711へ
と切換える際に切換前のスタックポインタの値の退避お
よび切換後のタスクのスタックポインタの値の復帰が必
要であり、これを行なわないと各タスクでのプログラム
の入れ子横遣が保証されない。
以上のようなタスク制御においては、各タスクに割当て
られる単位時間T、、T2.T、が短かいため、スタッ
クポインタの退避、復帰にかかる時間的損失が無視でき
ない。これによりマルチタスクを必要とする高速処理分
野に適用できなくな−・たり、タスク自身の実行時間を
短縮しなければならないためにプログラム開発費が高く
なったりするという欠点があった。
〔問題点を解決するための手段〕
本発明のマイクロプロセッサは、1つの演算器に対して
複数のレジスタバンクを有するマイクロプロセッサにお
いて、前記レジスタバンクの各々にスタックポインタお
よびプログラムステータスワードを含んでいる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。1
はバンク指示レジスタ、2はバンク選択機構、31.3
2はバンク、311.321はスタックポインタ、31
2,322はプログラムステータスワード、313,3
23はレジスタ、4はプログラムカウンタ、5は演算器
、(′)はバスて′ある。
次にこの実施例のタスク切換時における動作を以F説明
する。今、バンク指示レジスタ1の内容にもとづきバン
ク選択機構2を経由してバンク31とバス6が接続され
ているとすると、まずスタックポインタ311で指示さ
れる図示していないメモリ上にプログラムカウンタ4の
値が退避され、次にプログラムカウンタ4にタスク切換
えプログラムの先頭アドレスを格納しそのプログラムを
実行する。タスク切換えプログラムにおいては、バンク
レジスタ1の値を演算器5によ−)てト1することによ
りバンク選択機構2を経由してバンク32とバス6を接
続する。この後スタックポインタ321で指示される[
4示していないメモリFの値をプログラムカウンタ4に
IN帰することによりタスク切換えが終了する。
〔発明の効果〕
以上説明したように、タスク切換時にスタックポインタ
自身の値を退避、復帰する必要がないため、同一クロッ
クサイクルであってもタスク切換え時間を短縮できる。
これにより高速処理分野でのマルチタスクの適用範囲を
広げることができ、また、タスク自身の実行時間の制限
が緩和されるためプログラム開発費を下げることができ
るという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
マルチタスク制御においてタスクへのCPU割当てを巡
回的に行なう場合の状R例の説明図である。 1・・・バンク指示レジスタ、2・・・バンク選択機構
、31.3.2・・・バンク、311,321・・・ス
タックポインタ、312,322・・・プログラムステ
ータスワード、313.323・・・レジスタ、4・・
・プログラムカウンタ、5・・・演算器、6・・・バス
、711゜712.713・・・タスクを実行中の状態

Claims (1)

    【特許請求の範囲】
  1. 1つの演算器に対して複数のレジスタバンクを有するマ
    イクロプロセッサにおいて、前記レジスタバンクの各々
    にスタックポインタおよびプログラムステータスワード
    を含むことを特徴としたマイクロプロセッサ。
JP60183303A 1985-08-20 1985-08-20 マイクロプロセツサ Pending JPS6243734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60183303A JPS6243734A (ja) 1985-08-20 1985-08-20 マイクロプロセツサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60183303A JPS6243734A (ja) 1985-08-20 1985-08-20 マイクロプロセツサ

Publications (1)

Publication Number Publication Date
JPS6243734A true JPS6243734A (ja) 1987-02-25

Family

ID=16133314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60183303A Pending JPS6243734A (ja) 1985-08-20 1985-08-20 マイクロプロセツサ

Country Status (1)

Country Link
JP (1) JPS6243734A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199132A (ja) * 1987-10-12 1989-04-18 Matsushita Electric Ind Co Ltd マルチタスク実行装置
JPH01140255A (ja) * 1987-11-26 1989-06-01 Matsushita Electric Ind Co Ltd メモリ保護方法
JPH01154237A (ja) * 1987-12-10 1989-06-16 Matsushita Electric Ind Co Ltd 時分割タスク実行装置
JPH01255041A (ja) * 1988-04-01 1989-10-11 Mitsubishi Electric Corp マイクロコンピューター
JP2019141675A (ja) * 2019-04-23 2019-08-29 株式会社エルイーテック プロセッサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199132A (ja) * 1987-10-12 1989-04-18 Matsushita Electric Ind Co Ltd マルチタスク実行装置
JPH01140255A (ja) * 1987-11-26 1989-06-01 Matsushita Electric Ind Co Ltd メモリ保護方法
JPH01154237A (ja) * 1987-12-10 1989-06-16 Matsushita Electric Ind Co Ltd 時分割タスク実行装置
JPH01255041A (ja) * 1988-04-01 1989-10-11 Mitsubishi Electric Corp マイクロコンピューター
JP2019141675A (ja) * 2019-04-23 2019-08-29 株式会社エルイーテック プロセッサ

Similar Documents

Publication Publication Date Title
US4924382A (en) Debugging microprocessor capable of switching between emulation and monitor without accessing stack area
US20070250682A1 (en) Method and apparatus for operating a computer processor array
JPH0376496B2 (ja)
JPH01297764A (ja) プロセッサ
KR970003321B1 (ko) 코프로세서 지정 시스템
US3168724A (en) Computing device incorporating interruptible repeat instruction
JPS6243734A (ja) マイクロプロセツサ
JPH023876A (ja) シングルチップマイクロコンピュータ
JPH0916409A (ja) マイクロコンピュータ
JPH01228019A (ja) データ処理装置
JP2514963B2 (ja) デ―タ処理装置
JPH04280334A (ja) ワンチップマイクロコンピュータ
JPS61151745A (ja) 割込処理方式
JPS62296236A (ja) マイクロプロセツサの割り込み処理装置
JPS5965307A (ja) シ−ケンス制御装置
JPS61101865A (ja) マルチマイクロプロセツサシステム
JPH01201730A (ja) 情報処理装置
JPS605982B2 (ja) 1チツプマイクロプロセツサのプログラムカウンタ設定方式
JPS5942331B2 (ja) プロセツサソウチノセイギヨホウシキ
JPS59212907A (ja) プログラマブルコントロ−ラ
JPS6273335A (ja) スタツク管理方式
JPH087608B2 (ja) パルス出力装置
JPS61184644A (ja) 仮想計算機システム制御方式
JPH01189732A (ja) タスク起動制御方法
JPS5834859B2 (ja) マルチプロセツサシステムノセイギヨホウシキ