JPS605982B2 - １チツプマイクロプロセツサのプログラムカウンタ設定方式 - Google Patents
１チツプマイクロプロセツサのプログラムカウンタ設定方式Info
- Publication number
- JPS605982B2 JPS605982B2 JP50018145A JP1814575A JPS605982B2 JP S605982 B2 JPS605982 B2 JP S605982B2 JP 50018145 A JP50018145 A JP 50018145A JP 1814575 A JP1814575 A JP 1814575A JP S605982 B2 JPS605982 B2 JP S605982B2
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- chip microprocessor
- counter setting
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は１チップマイクロプロセッサのプログラムカゥ
ン夕設定方式に関するものであり、プログラムカゥンタ
をチップ内に内蔵」／た１チップマイクロプロセッサの
外部からプロクラムカウンタの値を設定することができ
るようにした１チップマイクロプロセッサのプログラム
カウンタ設定方式を提供することを目的とするものであ
る。
ン夕設定方式に関するものであり、プログラムカゥンタ
をチップ内に内蔵」／た１チップマイクロプロセッサの
外部からプロクラムカウンタの値を設定することができ
るようにした１チップマイクロプロセッサのプログラム
カウンタ設定方式を提供することを目的とするものであ
る。
従来広く使用されている計算機はプログラムカウンタの
個別の部品で構成しており、その信号線がＩＣの外部に
出ていたため、比較的簡単にプログラムカウンタの値を
設定することができた。しかるに近年現われた１チップ
マイクロプロセッサは、プログラムカゥンタを１チップ
のは１の内に内蔵しており、したがって外部から容易に
はプログラムカウンタの値を設定することができないと
いう問題があった。そこで１チップマイクロプロセッサ
において、プログラムカウンタの内容を外部に設けられ
たプログラムカウンタ設定スイッチによって任意に設定
できるようにすることが強く望まれていた。本発明はか
かる要望に応えたものである。本発明を一実施例のブロ
ックダイヤグラムに塞いて詳述する。
個別の部品で構成しており、その信号線がＩＣの外部に
出ていたため、比較的簡単にプログラムカウンタの値を
設定することができた。しかるに近年現われた１チップ
マイクロプロセッサは、プログラムカゥンタを１チップ
のは１の内に内蔵しており、したがって外部から容易に
はプログラムカウンタの値を設定することができないと
いう問題があった。そこで１チップマイクロプロセッサ
において、プログラムカウンタの内容を外部に設けられ
たプログラムカウンタ設定スイッチによって任意に設定
できるようにすることが強く望まれていた。本発明はか
かる要望に応えたものである。本発明を一実施例のブロ
ックダイヤグラムに塞いて詳述する。
Ａは１チップマイクロプロセッサであって、は１チップ
マイクロプロセッサにて形成されており、プログラムカ
ウンタ５を内蔵する。この１チップマイクロプロセッサ
ＡはコモンバスＢに接続されており、このコモンバスＢ
にはプログラムカゥンタ設定スイッチ６、命令読出専用
メモリー２およびプログラムメモリー７がそれぞれ接続
されている。このブロックダイヤグラムにおいて、１チ
ップマイクロプロセッサＡは最初は停止状態であり、プ
ログラムカウン夕設定リクエスト信号ａがプログラムカ
ウンタ設定コントロール回路１に入力されるとプログラ
ムカウンタ設定コントロール回路１は１チップマイクロ
プロセッサＡにランリクェスト信号ｂを送り、このラン
リクェスト信号ｂによって１チップマイクロプロセッサ
Ａはラン状態に移る。ラン状態に移ると１チップマイク
ロプロセッサＡは次に実行すべき命令をプログラムメモ
リー７からフエツチしようとする。この時にプログラム
カウンタ設定コントロール回路１からフェツチメモリー
識別信号ｄを送ってプログラムメモリー７の命令の替り
に命令謙出専用メモリー２の命令コードとプログラムカ
ウン夕設定スイッチ６の設定とをジャンプ命令として１
チップマイクロプロセッサＡにフヱツチさせる。このプ
ログラムカウンタ設定スイッチ６の設定はジャンプ先番
地を指定したものである。１チップマイクロプロセッサ
Ａがジャンプ命令を実行したらプログラムカウンタ設定
コントロール回路１から１チップマイクロプロセッサＡ
に対してホールトリクェスト信号ｃを送り、１チップマ
イクロプロセッサＡを停止状態にする。
マイクロプロセッサにて形成されており、プログラムカ
ウンタ５を内蔵する。この１チップマイクロプロセッサ
ＡはコモンバスＢに接続されており、このコモンバスＢ
にはプログラムカゥンタ設定スイッチ６、命令読出専用
メモリー２およびプログラムメモリー７がそれぞれ接続
されている。このブロックダイヤグラムにおいて、１チ
ップマイクロプロセッサＡは最初は停止状態であり、プ
ログラムカウン夕設定リクエスト信号ａがプログラムカ
ウンタ設定コントロール回路１に入力されるとプログラ
ムカウンタ設定コントロール回路１は１チップマイクロ
プロセッサＡにランリクェスト信号ｂを送り、このラン
リクェスト信号ｂによって１チップマイクロプロセッサ
Ａはラン状態に移る。ラン状態に移ると１チップマイク
ロプロセッサＡは次に実行すべき命令をプログラムメモ
リー７からフエツチしようとする。この時にプログラム
カウンタ設定コントロール回路１からフェツチメモリー
識別信号ｄを送ってプログラムメモリー７の命令の替り
に命令謙出専用メモリー２の命令コードとプログラムカ
ウン夕設定スイッチ６の設定とをジャンプ命令として１
チップマイクロプロセッサＡにフヱツチさせる。このプ
ログラムカウンタ設定スイッチ６の設定はジャンプ先番
地を指定したものである。１チップマイクロプロセッサ
Ａがジャンプ命令を実行したらプログラムカウンタ設定
コントロール回路１から１チップマイクロプロセッサＡ
に対してホールトリクェスト信号ｃを送り、１チップマ
イクロプロセッサＡを停止状態にする。
この状態でプログラムカウンタ５はプログラムカウンタ
設定スイッチ６の設定値を保持しておりプログラムカウ
ンタ５の設定動作は完了する。なお、１チップマイクロ
プロセッサＡとしてはインテル社製の８ビットパラレル
ＣＰＵ（８００８）を用いており、本発明における基本
技術であるところの割り込み処理については同社より頒
布されているユーザーズマニユアル（ＭＡＲＣＨＩ９７
３ＲＥＶ３）に詳細に記載されており、信号入出力の具
体回路例についても示されている。
設定スイッチ６の設定値を保持しておりプログラムカウ
ンタ５の設定動作は完了する。なお、１チップマイクロ
プロセッサＡとしてはインテル社製の８ビットパラレル
ＣＰＵ（８００８）を用いており、本発明における基本
技術であるところの割り込み処理については同社より頒
布されているユーザーズマニユアル（ＭＡＲＣＨＩ９７
３ＲＥＶ３）に詳細に記載されており、信号入出力の具
体回路例についても示されている。
すなわち、１チップマイクロプロセッサＡには外部から
の割り込み要求によって命令を実行させたり、実行を停
止させたりするィンタラプト端子が設けられており、割
り込み要求信号をＣＰＵのィンタラプト端子に印加した
後、それに続くフェツチサィクルで予めセットしておい
た命令（インストラクション）を挿入すれば「所望の命
令を実行させることができ、また、割り込み要求信号を
ＣＰＵのィンタラプト端子に印加した後、ホールトイン
ストラクションを挿入すれば、実行停止状態にできるよ
うになっている。したがって、フエツチメモリー識別信
号ｄを１チップマイクロプロセッサＡに対する割り込み
要求信号として用いれば、プログラム入モリー７からの
プログラムに代えて、命令読出費用メモリー２をジャン
プ命令およびプログラムカウンタ設定スイッチ６のジャ
ンプ先番地を１チップマイクロプロセッサＡに読み込ま
せる動作が容易に実現できることになる。また、プログ
ラムカウンタ設定コントロール回路１については、１種
のタイミング制御回路と解すればよく、プログラムカウ
ンタ設定リクエスト信号ａが入力されると、ランリクェ
スト信号ｂを発生し、その後、１チップマイクロプロセ
ッサＡが命令をフェツチしようとするタイミングにおい
て、フェツチメモリー識別信号ｄを発生し、さらに１チ
ップマイクロプロセッサＡがジャンプ命令を実行した直
後に、ホールトリクェスト信号ｃを発生するように構成
されたタイミング制御回路であると言えるものであって
、この種のタイミング制御回路の具体的構成については
、前記ユーザーズマニュアルに基いて上記の機能を実現
するように、当業者において自由に設計し得るものであ
る。本発明は上述のように、プログラムカウンタ設定コ
ントロール回路から１チップマイクロプロセッサにフェ
ッチメモリー識別信号を送るようにしているので、この
フェッチメモリー識別信号を適宜に変えることによって
１チップマイクロプロセッサに任意の命令を実行さ‐せ
ることができ、フェッチメモリー識別信号によってプロ
グラムメモリーからの命令に優先させて命令読出専用メ
モリーのジャンプ命令とプ。
の割り込み要求によって命令を実行させたり、実行を停
止させたりするィンタラプト端子が設けられており、割
り込み要求信号をＣＰＵのィンタラプト端子に印加した
後、それに続くフェツチサィクルで予めセットしておい
た命令（インストラクション）を挿入すれば「所望の命
令を実行させることができ、また、割り込み要求信号を
ＣＰＵのィンタラプト端子に印加した後、ホールトイン
ストラクションを挿入すれば、実行停止状態にできるよ
うになっている。したがって、フエツチメモリー識別信
号ｄを１チップマイクロプロセッサＡに対する割り込み
要求信号として用いれば、プログラム入モリー７からの
プログラムに代えて、命令読出費用メモリー２をジャン
プ命令およびプログラムカウンタ設定スイッチ６のジャ
ンプ先番地を１チップマイクロプロセッサＡに読み込ま
せる動作が容易に実現できることになる。また、プログ
ラムカウンタ設定コントロール回路１については、１種
のタイミング制御回路と解すればよく、プログラムカウ
ンタ設定リクエスト信号ａが入力されると、ランリクェ
スト信号ｂを発生し、その後、１チップマイクロプロセ
ッサＡが命令をフェツチしようとするタイミングにおい
て、フェツチメモリー識別信号ｄを発生し、さらに１チ
ップマイクロプロセッサＡがジャンプ命令を実行した直
後に、ホールトリクェスト信号ｃを発生するように構成
されたタイミング制御回路であると言えるものであって
、この種のタイミング制御回路の具体的構成については
、前記ユーザーズマニュアルに基いて上記の機能を実現
するように、当業者において自由に設計し得るものであ
る。本発明は上述のように、プログラムカウンタ設定コ
ントロール回路から１チップマイクロプロセッサにフェ
ッチメモリー識別信号を送るようにしているので、この
フェッチメモリー識別信号を適宜に変えることによって
１チップマイクロプロセッサに任意の命令を実行さ‐せ
ることができ、フェッチメモリー識別信号によってプロ
グラムメモリーからの命令に優先させて命令読出専用メ
モリーのジャンプ命令とプ。
グラムカウンタ設定スイッチのジャンプ先番地とを１チ
ップマイクロプロセッサにフヱツチしてプログラムカウ
ンタにジヤンプ先番地を設定するようにしているのでプ
ログラムメモリーの命令を実行することなくプログラム
カウンタにジャンプ先番地を設定することができてプロ
グラムデバックが仕易くデバックの能率を向上させるこ
とができ、このジャンプ命令実行直後に１チップマイク
ロプロセッサを停止状態にするようにしているので１チ
ップマイクロプロセッサが停止状態のままプログラムカ
ウンタに所定の値を設定したのと同様の状態になり、１
チップマイクロプロセッサの操作機能を向上させること
ができる特長を有する。
ップマイクロプロセッサにフヱツチしてプログラムカウ
ンタにジヤンプ先番地を設定するようにしているのでプ
ログラムメモリーの命令を実行することなくプログラム
カウンタにジャンプ先番地を設定することができてプロ
グラムデバックが仕易くデバックの能率を向上させるこ
とができ、このジャンプ命令実行直後に１チップマイク
ロプロセッサを停止状態にするようにしているので１チ
ップマイクロプロセッサが停止状態のままプログラムカ
ウンタに所定の値を設定したのと同様の状態になり、１
チップマイクロプロセッサの操作機能を向上させること
ができる特長を有する。
図面は本発明の一実施例のブロックダイヤグラムであっ
て、Ａは１チップマイクロプロセッサ、１はプログラム
カウンタ設定コントロール回路、２は命令読出専用メモ
リー、５はプログラムカウンタ、６はプログラムカウン
タ設定スイッチ、７はプログラムメモリー、ｄはフェツ
チメモリー識別信号である。
て、Ａは１チップマイクロプロセッサ、１はプログラム
カウンタ設定コントロール回路、２は命令読出専用メモ
リー、５はプログラムカウンタ、６はプログラムカウン
タ設定スイッチ、７はプログラムメモリー、ｄはフェツ
チメモリー識別信号である。
Claims (1)
- １ プログラムカウンタをＬＳＩチツプ内に有する１チ
ツプマイクロプロセツサに、プログラムカウンタ設定コ
ントロール回路からフエツチメモリー識別信号を送り、
このフエツチメモリー識別信号によつてプログラムメモ
リーからの命令に優先させて命令読出専用メモリーのジ
ヤンプ命令とプログラムカウンタ設定スイツチのジヤン
プ先番地とを１チツプマイクロプロセツサにフエツチし
てプログラムカウンタにジヤンプ先番地を設定し、この
ジヤンプ命令実行直後に１チツプマイクロプロセツサを
停止状態にすることを特徴とする１チツプマイクロプロ
セツサのプログラムカウンタ設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50018145A JPS605982B2 (ja) | 1975-02-12 | 1975-02-12 | １チツプマイクロプロセツサのプログラムカウンタ設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50018145A JPS605982B2 (ja) | 1975-02-12 | 1975-02-12 | １チツプマイクロプロセツサのプログラムカウンタ設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5193135A JPS5193135A (en) | 1976-08-16 |
| JPS605982B2 true JPS605982B2 (ja) | 1985-02-15 |
Family
ID=11963429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50018145A Expired JPS605982B2 (ja) | 1975-02-12 | 1975-02-12 | １チツプマイクロプロセツサのプログラムカウンタ設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605982B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143142A (ja) * | 1985-12-17 | 1987-06-26 | Nec Corp | マイクロプロセツサテスト回路 |
| JPS63197228A (ja) * | 1988-01-25 | 1988-08-16 | Toyo Electric Mfg Co Ltd | 計算機システムのイニシャルジャンプ方法 |
-
1975
- 1975-02-12 JP JP50018145A patent/JPS605982B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5193135A (en) | 1976-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5933553U (ja) | プロセツサ | |
| US4037204A (en) | Microprocessor interrupt logic | |
| US4004281A (en) | Microprocessor chip register bus structure | |
| JPS605982B2 (ja) | １チツプマイクロプロセツサのプログラムカウンタ設定方式 | |
| JPS6310445B2 (ja) | ||
| JP2002535749A (ja) | 複数の命令ソースからの命令を実行するプロセッサおよび方法 | |
| JPS605983B2 (ja) | １チツプマイクロプロセツサのアキユームレータ表示方式 | |
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPS62197831A (ja) | デ−タ処理装置 | |
| JPS5846448A (ja) | 割り込み制御回路 | |
| JPS59218569A (ja) | マイクロ・コンピユ−タ | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS6230452B2 (ja) | ||
| JPH02181282A (ja) | シングルチップマイクロコンピュータ | |
| JPS6349941A (ja) | 演算処理装置 | |
| JPS6015970B2 (ja) | マイクロプロセツサにおける割込処理装置 | |
| JPS61166631A (ja) | マイクロプログラム制御処理方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS5944658B2 (ja) | プログラム点検回路 | |
| JPS6148189B2 (ja) | ||
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH02299029A (ja) | プロセッサ | |
| JPH01291338A (ja) | 半導体装置 | |
| JPS61269705A (ja) | プログラマブル・コントロ−ラ |