JPH0340075A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路によるマイクロコンピュータに
関し、特に、高速なバス転送を行うための時分割バスを
有するマイクロコンピュータに関する。

［従来の技術］ 従来、この種のマイクロコンピュータは、アドレス情報
出力用の単方向のアドレスバスとデータ情報入出力用の
双方向データバスを有していた。

（例えば、米国モトローラ社のＭＣ６８０２０゜ＣＱ出
出版社昭和６乍 ６８０２０ユーザーズ・マニュアルに詳しい。）あるい
は１時分割バスを有する場合はアドレス情報出力バスと
データ情報入出力バスとを時分割に使用していた。（例
えば、米国インテル社の８０８６。） ［発明が解決しようとする課題］ 上述した従来のマイクロコンピュータは，データ情報の
人出力のための双方向データバスを使用しているために
，データの転送方向を切り換える前後で信号の衝突が発
生し，マイクロコンビュ−夕外部の回路との整合のタイ
ミングがむずかしく。

このデータ衝突を回避するためバスの休止時間が必要と
なり、結果的にバスの転送速度が低下するという欠点が
ある。

［課題を解決するための手段］ 本発明によるマイクロコンピュータは、外界へ情報を出
力するための第１の単方向バスと、外界から情報を人力
するための第２の単方向バスとを有し、上記第１の単方
向バス上に、外界に対して出力するデータ情報の格納先
を指定するためのアドレス情報と、該格納先へ出力する
ためのデータ情報と、外界から入力するデータ情報およ
び命令情報の読み出し元を指定するためのアドレス情報
とを時分割で出力するための手段と、上記第２の単方向
バスから外界から入力するデータ情報および命令情報を
内部へ入力するための手段とを有する。

［実施例］ 次に１本発明について図面を参照して説明する。

第１図は本発明の一実施例によるマイクロコンピュータ
を示すブロック図である。

マイクロコンピュータ１は、演算回路１０．レジスタフ
ァイル１１．命令レジスタ１４．命令デコーダ１５．実
効アドレス計算回路１６を具備した集積回路である。演
算回路１０とレジスタファイル１１はデータバス１００
を通じて結合されている。データバス１００は実効アド
レス計算回路１６にも結合されている。ライトデータバ
ッファ２０はマイクロコンピュータ１の内部から外部へ
出力する情報を一時的に保持するもので、データバス１
００から情報を入力する。アドレスバッファ２１は、マ
イクロコンピュータ１の外部に対するアクセスのアドレ
スを一時的に保持するもので。

実効アドレス計算回路１６の出力信号１０１を入力する
。プログラムカウンタ２２は実行すべき命令が格納され
いるメモリのアドレスを指示する。

プログラムカウンタ２２は分岐によって命令の実行の流
れが変わった場合は、実効アドレス計算回路１６の出力
信号１０１を入力する。また、命令を逐次実行する場合
には、プログラムカンケタ２２は、出力信号１０２をイ
ンクリメンタ２３によって増加した信号１０３を入力す
る。アドレスバッファ２１の出力信号１０４と信号１０
２はマルチプレクサ２４によって選択されてアドレス信
号１０５となる。すなわち、命令フェッチを行う場合に
は信号１０２がアドレス信号１０５として出力され、命
令以外のアクセスの場合は信号１０４がアドレス信号１
０５として出力される。

マイクロコンピュータ１が外部へデータ情報を出力する
場合は、アドレスバッファ２１およびライトデータバッ
ファ２０が設定された後に、マルチプレクサ２４は、信
号１０４を選択してアドレス信号１０５として出力し、
さらにマルチプレクサ２５は、アドレス信号１０５を選
択して出力バス２００へ出力する。次に、ライトデータ
バッファ２０の出力であるライトデータ信号１０６を選
択して出力バス２００へ出力する。マイクロコンピュー
タ１の外部回路（図示せず）では、これに同期してライ
トアドレスとライトデータを得ることが出来る。

マイクロコンピュータ１が外部のメモリから命令フェッ
チを行う場合は、プログラムカウンタ２２が確定してい
るときに、マルチプレクサ２４は信号１０２を選択して
アドレス信号１０５として出力し、さらにマルチプレク
サ２５はアドレス信号１０５を選択して出力バス２００
へ出力する。

マイクロコンピュータ１の外部回路（図示せず）では、
この時点をトリガとしてメモリリードを行い、該当する
命令を入力バス２０１から入力する。

入力バス２０１から入力した信号は入力ラッチ２６によ
って保持される。その出力信号１０７は命令レジスタ１
４に保持される。命令レジスタ１４の出力信号１０９は
命令デコーダ１５へ与えられ、マイクロコンピュータ１
内部の各部の制御を行う。プログラムカウンタ２２の出
力信号１０２と命令レジスタ１４の出力信号１０９は実
効アドレス計算回路１６にも与えられ、プログラムカウ
ンタ相対のアドレス計算を行うことが可能である。

マイクロコンピュータ１が外部からデータ情報を人力す
る場合は、アドレスバッファ２１が設定された後にマル
チプレクサ２４は信号１０４を選択してアドレス信号１
０５として出力し、さらにマルチプレクサ２５はアドレ
ス信号１０５を選択して出力バス２００へ出力する。マ
イクロコンピュータ１の外部回路（図示せず）では、こ
の時点をトリガとして指定された情報を入力バス２０１
から入力する。入力バス２０１から入力した信号は入力
ラッチ２６によって保持され、その出力信号１０７上の
情報は命令ではないので命令レジスタ１４への保持は行
わずにリードデータバッファ２８に保持される。リード
データバッファ２８の出力はデータバス１００へ送出さ
れる。

［発明の効果］ 以上説明したように本発明によるマイクロコンピュータ
は、外界に対して出力するデータ情報の格納先を指定す
るアドレス情報と、該格納先へ出力するデータ情報と、
外界から入力するデータ情報および命令情報の読み出し
元を指定するためのアドレス情報とを時分割で出力する
ための単方向バスと、外界から入力するデータ情報およ
び命令情報を内部へ人力するための単方向バスとを設け
ることによりバス転送を高速に行うことが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例によるマイクロコンピュータ
を示すブロック図である。 １・・・マイクロコンピュータ、１０・・・演算回路。 １１・・・レジスタフィイル、１４・・・命令レジスタ
。 １５・・・命令デコーダ、１６・・・実効アドレス計算
回路、２０・・・ライトデータバッファ、２１・・・ア
ドレスバッファ、２２・・・プログラムカウンタ、２３
・・・インクリメンタ、２４．２５・・・マルチプレク
サ。 ２６・・・ラッチ、２８・・・リードデータバッファ。

Claims (1)

【特許請求の範囲】
1. １、外界へ情報を出力するための第１の単方向バスと、
   外界から情報を入力するための第２の単方向バスとを有
   し、上記第１の単方向バス上に、外界に対して出力する
   データ情報の格納先を指定するアドレス情報と、該格納
   先へ出力するデータ情報と、外界から入力するデータ情
   報および命令情報の読み出し元を指定するためのアドレ
   ス情報とを時分割で出力するための手段と、上記第２の
   単方向バスから外界から入力するデータ情報および命令
   情報を内部へ入力するための手段とを有することを特徴
   とするマイクロコンピュータ。