JPS6353644A - 命令制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情頼処理装置に関し、特にソフトウェアループ
を実行する際の命令実行順序を制御する命令制御装置に
関する。

〔従来の技術〕

従来、ソフトウェアループの構造は機械語命令レベルで
認識されることはなく、通常のジャンプ命令７条件分岐
命令等を組合わせて実現されていた。

〔発明が解決しようとする問題点〕

上述した従来のソフトウェアループの構造は、前述した
ように機械語命令レベルで認識されていないので論理構
造が捉え難いという欠点があり、また、ループを繰返す
為にはループの終端から始端ヘジャンブするためのアド
レス情報を含むジャンプ命令を実行するためループの実
行時間がその分だけ余計にかかるという欠点もあった。

本発明の目的は、機械語命令レベルでソフトウェアルー
プの構造を容易に認識することができ、然もループの実
行速度を高めることができる命令制御装置を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明は上記目的を達成するために、複数の機械語から
構成されるソフトウェアループ構造の始まりを示すルー
プ開始命令の有するループサイズがセットされるループ
サイズレジスタと、前記ソフトウェアループ構造の先頭
アドレスが七ソ［・されるループ先頭アドレスレジスタ
と、前記ループサイズレジスタ及び前記ループ先頭アド
レスレジスタの内容を格納するシステムスタックとを有
し、 前記ループ開始命令を実行したときには、前記ループ先
頭アドレスレジスタ及びループサイズレジスタに保持さ
れた内容を前記システムスタック上に退避した後に前記
ループ開始命令の有するループサイズを前記ループサイ
ズレジスタにセットすると共にそのループの先頭アドレ
スを前記ループ先頭アドレスレジスタにセソＩ−Ｌ、前
記ソフトウェアループ構造の繰返しを示すループ繰返し
命令を実行したときには、前記ループ先頭アドレスレジ
スタにセットされたループの先頭アドレスをプログラム
レジスタにセットすることによりループの先頭に制御を
移行し、ループから抜け出るループ終了命令を実行した
ときには、前記ループ先頭アドレスレジスタにセットさ
れたループの先頭アドレスと前記ループサイズレジスタ
にセットされたループサイズとを加えた内容を前記プロ
グラムレジスタにセソ）・シ且つループ処理開始時に前
記システムスタックに退避されていた外側のループの先
頭アドレスとループサイズを前記ループ先頭アドレスレ
ジスタと前記ループサイズレジスタとに復帰するよう構
成されている。

〔作用〕

複数の機械語から構成されるソフトウェアループ構造中
には、ソフトウェアループ構造の始まりを示すループ開
始命令と、１回のソフトウェアループの終了地点に置か
れたループ繰返し命令と、ループから抜け出るループ終
了命令とが存在するので、ソフトウェアループの構造を
機械語レベルで容易に認識することができ、ループの繰
返しは、ソフトウェアループ構造の繰返しを示すループ
繰返し命令の実行によって、ループ開始時に予めループ
先頭アドレスレジスタにセットされたループの先頭アド
レスをプログラムレジスタにセットするという動作だけ
で実現され、ループを繰返す為にループの終端から始端
ヘジャンブするためのアドレス情報を含むジャンプ命令
を実行する方式に比ベループ実行時間を短縮することが
できる。また、ループサイズレジスタ及び前記ループ先
頭アドレスレジスタの内容を格納するシステムスタック
によって、あるループ中に別のループが含まれるといっ
た多重ループの実行も可能となる。

〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第１図は本発明の実施例のブロフク図である。

同図において、命令先読みレジスタ１は、次に実行され
る機械語命令を保持するレジスタであり、その出力は命
令レジスタ２．セレクタ１５Ｃ，ゲート１６ｄに供給さ
れる。命令レジスタ２は、現在実行中の機械語命令の第
１語を保持するレジスタであり、その保持内容はマイク
ロプログラム制御部３に供給される。マイクロプログラ
ム制御部３は、命令レジスタ２から供給される命令語を
解読して各部への制御信号を生成する。

プログラムレジスタ４は、次に実行されるプログラムの
アドレス、即ち命令先読みレジスタ１に入れるべき内容
が格納されたメモリのアドレスをセレクタ１５ａより受
けて保持するものであり、その出力はセレクタ１５ｂ、
インクリメンタ５．ゲート１６ａに供給される。インク
リメンタ５は、シーケンシャルに命令が実行されるとき
にプログラムレジスタ４の内容を増加させ、この増加さ
せた内容をセレクタ１．５ａを介して再びプログラムレ
ジスタ４にセットするためのものである。

ループサイズレジスタ６は、ソフトウェアループの大き
さくループサイズ）を保持するレジスタであり、ループ
開始命令に含まれるループサイズが命令先読みレジスタ
１からセレクタ１．５Ｃを介して読出されてセットされ
る。また、ループ先頭アドレスレジスタ７には、ループ
開始命令の実行時に、ループ開始命令の次の命令のアド
レスがセレクタ１５ｂを介してプログラムレジスタ４か
ら読出されてセットされる。

Ａバス８は、演算ユニット（ＡＬＵ）１０の一方の入力
に接続され、プログラムレジスタ４．ループ先頭アドレ
スレジスタ７及びスタックポインタ（ＳＰ）１３の内容
はゲート１６ａ、１６ｂ、１６ｆの開閉により選択的に
Ａバス８に出すことができる。

Ｂパス９は、演算ユニット１０のもう一方の入力に接続
され、ループサイズレジスタ６、命令先読みレジスタ１
の内容（例えばアドレス修飾値など）及び、値“０゛は
、ゲー）１６ｃ〜１６ｅの開閉により選択的にＢハス９
に出すことができる。演算ユニソｌｉＯは、Ａバス８．
Ｂバス９より入力された値をマイクロプログラム制御部
３から指定されたように演算し、その演算結果をセレク
タ１５ａ、スタックポインタ１３．メモリデータライト
レジスタ（ＭＤＷ）１．２．オペランドアドレスレジス
タ（Ｙ）１１に出力する。

オペランドアドレスレジスタ１１は、オペランドのアド
レスを保持するレジスタで、このアドレスは図示しない
メインメモリに供給される。メモリデータライトレジス
タ１２は、メインメモリに書込むためのデータを保持す
るレジスタである。スタックポインタ１３は、メインメ
モリ上に構成されたシステムスタック１７の最新のデー
タのアドレスを保持している。また、メモリデータレジ
スタ（ＭＤＲ）１４はメインメモリから読出されたデー
タを保持するレジスタである。

第２図はソフトウェアループ構造のメモリ上における構
造例を示し、一つのループａの中に別のループｂが含ま
れる多重ループの例を示している。

同図において、２１ａはアドレスＳａから始まるループ
ａのループ本体、２１ｂはアドレスｓｂから始まるルー
プｂのループ本体、２０ａはループａのループ開始命令
、２０ｂはループｂのループ開始命令であり、ループ開
始命令２０ａにはループａの大きさくループサイズ）Ｃ
ａが含められ、ループ開始命令２０ｂにはループｂのル
ープサイズｃｂが含められている。また、２３ａはルー
プａのループ終了命令、２３ｂはループｂのループ終了
命令、２４ａはループａのループ繰返し命令、２４ｂは
ループｂのループ繰返し命令、２５ａはループ本体２１
ａの次のアドレスＥａに置かれループａを抜け出た後に
実行すべき命令、２５ｂはループ本体２１ｂの次のアド
レスＥｂに置かれループｂを抜け出た後に実行すべき命
令、２２ａはループａを抜け出る条件が成立、したか否
かを判定し、成立したときはループ終了命令２３ａに分
岐し、不成立のときはループ終了命令２３ａの次の命令
に分岐する条件分岐命令、２２ｂはループｂを抜け出る
条件が成立したか否かを判定し、成立したときはループ
終了命令２３ｂに分岐し、不成立のときはループ終了命
令２３ｂの次の命令に分岐する条件分岐命令である。上
記ループサイズＣａはアドレスＥａからアドレスＳａを
差し引いた（直に相当し、ループサイズｃｂはアドレス
Ｅｂからアドレスｓｂを差し引いた値に相当する。

なお、上記ループ終了命令の置かれるループ本体中の位
置によって、高級言語におけるＷＨＴＬＥ文やＲＥＰＥ
ＡＴ−ＵＮＴ　Ｉ　Ｌを構成することができる。

第３図〜第５図はマイクロプログラム制御部３の処理例
の流れ図であり、第３図はループ開始命令実行時の処理
を、第４図はループ終了命令実行時の処理を、第５図は
ループ繰返し命令実行時の処理をそれぞれ示す。以下、
各図を参照して本実施例の動作を説明する。

プログラムの実行が進み、第２図のループａのループ開
始命令２０ａの第１語が命令レジスタ２にセットされる
と、マイクロプログラム制御部３はこれを解読し、第３
図の動作を開始する。

ループ開始命令２０ａは、ループ本体２１ａの直前に置
かれる命令であり、その命令の一部に、次に続くソフト
ウェアループａの大きさを直定数として持っている。マ
イクロプログラム制御部３ばループ開始命令２０ａを解
読すると、第３図のステ・２ブＳ１により、スタックポ
インタ】３の内容を演算ユニット１０を通して１だけ減
じ、その結果をオペランドアドレスレジスタ１１とスタ
ックポインタ１３にセットする。次に、ステップＳ２に
より、ループ先頭アドレスレジスタ７の内容を演算ユニ
ット１０経由でそのままメモリデータライトレジスタ１
２にセットし、次のステップＳ３で、メモリデータライ
トレジスタ１２の内容をオペランドアドレスレジスタ１
１の示すメインメモリのアドレス（システムスタック１
７用に割当てられたアドレス）に書込む命令（ＭＥＭＷ
ＲＩ　ＴＥ）を実行することにより、ループ先頭アドレ
スレジスタ７の内容をシステムスタック１７にブツシュ
する。同様に、次のステップ８４〜Ｓ６により、ループ
サイズレジスタ６の内容をシステムスタック１７にブツ
シュする。

次にマイクロプログラム制御部３は、ステップＳ７によ
り、ループ開始命令２０ａの一部であるループサイズＣ
ａが入っている命令先読みレジスタ１の内容をセレクタ
１５Ｃを介してループサイズレジスタ６に七ソトシ、次
のステップＳ８で、プログラムレジスタ４の内容をイン
クリメンタ５を使用して１だけ増し、次のステップ９で
この増加された内容をセレクタ１５ｂを介してループ先
頭アドレスレジスタ７にセットする。以上の操作により
、第２図のアドレスＳａに相当する値すなわちループａ
の先頭アドレスがループ先頭アドレスレジスタ７にセッ
トされ、第２図のループサイズＣａがループサイズレジ
スタ６にセットされたことになる。これでループ開始命
令２０ａの処理は終了し、次の命令つまりループ本体２
１ａの最初の命令の読出しフェーズに移る。

命令の実行が進み、命令レジスタ２に条件分岐命令２２
ａがセットされると、マイクロプログラム制御部３はこ
れを解読し、ループａを抜け出す条件が成立しているか
否かを判定する。今、条件が成立していないとすると、
ループａのループ終了命令２３ａはスキップされて、ル
ープ終了命令２３ａの次の命令から実行される。

プログラムの実行がループｂのループ開始命令２０ｂに
進むと、マイクロプログラム制御部３は再び第３図の処
理を実行する。先ず、マイクロプログラム制御部３はル
ープ開始命令２０ｂを解読すると、第３図のステップＳ
１により、スタ・ツクポインタ１３の内容を１だけ減じ
てその結果をオペランドアドレスレジスタ１１とスタッ
クポインタ１３にセットし、次のステップＳ２で、ルー
プ先頭アドレスレジスタ７の内容（今の場合はＳａ）を
メモリデータライトレジスタ１２にセットし、次のステ
ップＳ３でループ先頭アドレスレジスタ７の内容をシス
テムスタックＩ７にブツシュし、同様に次のステップ８
４〜Ｓ６で、ループサイズレジスタ６の内容（今の場合
はＣａ）をシステムスタック１７にブツシュする。そし
て、次のステップＳ７により、ループ開始命令２０ｂの
一部であるループサイズＣｂが入っている命令先読みレ
ジスタ１の内容をループサイズレジスタ６にセットし、
次のステップＳ８で、プログラムレジスタ４の内容を１
だけ増し、次のステップ９でこの増加された内容をルー
プ先頭アドレスレジスタ７にセットする。これにより、
第２図のアドレスｓｂに相当する値すなわちループｂの
先頭アドレスがループ先頭アドレスレジスタ７にセット
され、第２図のループサイズｃｂがループサイズレジス
タ６にセソＩ・されたことになる。

以」二のような処理の終了後、マイクロプログラム制御
部３は次の命令つまりループ本体２１ｂの最初の命令の
読出しフェーズに移る。

その後、ループｂ中の条件分岐命令が命令レジスタ２に
格納されると、マイクロプログラム制御部３はこれを解
読し、ループｂを抜け出す条件が成立しているか否かを
判定する。今、条件が成立していないとすると、ループ
ｂのループ終了命令２３ｂはスキップされて、ループ終
了命令２３ｂの次の命令から実行される。

実行が進み、命令レジスタ２にループｂのループ繰返し
命令２４ｂがセットされると、マイクロプログラム制御
部３はこれを解読し、第５図の処理を開始する。先ず、
マイクロプログラム制御部３は、第５図のステップＳ１
７により、ループ先頭アドレスレジスタ７の内容（今の
場合Ｓｂ）を演算ユニット１０．セレクタ１５ａ経由で
プログラムレジスタ４にセットすることにより、ループ
ｂのループ本体２１．ｂを繰返すためのアドレスｓｂを
プログラムレジスタ４にセットする。そして、次のステ
ップ３１８により、分岐の処理の為に命令先読みレジス
タ１の内容を無効化し、命令取出しを再開する。これに
より、ループｂのループ本体２１ｂが繰返されることに
なる。

命令の実行が再び条件分岐命令２２ｂに進み、今度はル
ープを抜け出す条件が成立したとすると、ループ終了命
令２３ｂが命令レジスタ２にセットされることになり、
マイクロプログラム制御部３はこれを解読することによ
り第４図の処理を開始する。先ず、マイクロプログラム
制御部３は、ステツ７’Ｓ１１により、ループ先頭アド
レスレジスタ７の内容（今の場合ｓｂ）と、ループサイ
ズレジスタ６の内容（今の場合Ｃｂ）とをゲート１６ｂ
、１６Ｃによって演算ユニット１０に加えて両者を加算
させ、この加算結果（今の場合Ｅｂ）をセレクタ１５ａ
を介してプログラムレジスタ４にセットする。

この操作により、ループｂのループ本体２１ｂを脱出し
た後にプログラムが実行すべきアドレスＥｂがプログラ
ムレジスタ４にセットされたことになる。次にマイクロ
プログラム制御部３は、ステップ３１２により、スタッ
クポインタ１３の内容をオペランドアドレスレジスタ１
１にセットした後、スタックポインタ１３の内容を演算
ユニット１ｏを通して＋１し、次のステップＳ１．３で
オペランドアドレスレジスタ１１に格納されたアドレス
で指示されるメインメモリの領域即ちシステムスタック
１７にスタックされていたループａのループサイズＣａ
をメモリデータレジスタ１４に読出し、この読出した内
容をセレクタ１５ｃを介してループサイズレジスタ６に
セットする。またマイクロプログラム制御部３は、次の
ステップ５１４．　　Ｓ１５による同様な処理により、
システムスタック１７に退避されていたループ先頭アド
レス（今の場合Ｓａ）をループ先頭アドレスレジスタ７
に復帰させる。そして、次にマイクロプログラム制御部
３は、分岐が成立したために、ステップ３１．６により
命令先読みレジスタ１の内容を無効化して命令の取出し
を再開する。

ループ本体２１ｂを脱出し、命令２５ｂが実行され、そ
の後、ループｂのループ繰返し命令２４ａが命令レジス
タ２に格納されると、マイクロプログラム制御部３は再
び第５図の処理を実行する。即ち、マイクロプログラム
制御部３は、第５図のステップＳ１７により、ループ先
頭アドレスレジスタ７の内容（今の場合Ｓａ）をプログ
ラムレジスタ４にセットすることにより、ループａのル
ープ本体２１ａを繰返ずためのアドレスＳａをプログラ
ムレジスタ４にセットする。そして、次のステップ８１
８により、分岐の処理の為に命令先読みレジスタ１の内
容を無効化し、命令取出しを再開する。これにより、ル
ープａのループ本体２１ａｆＪ＜繰返されることになる
。

命令の実行が再び条件分岐命令２２ａに進み、今度はル
ープを抜け出す条件が成立したとすると、ループ終了命
令２３ａが命令レジスタ２にセットされることになり、
マイクロプログラム制御部３はこれを解読することによ
り第４図の処理を開始する。即ち、マイクロプログラム
制御部３は、ステップＳｉｔにより、ループ先頭アドレ
スレジスタ７の内容（今の場合Ｓａ）と、ループサイズ
レジスタ６の内容（今の場合Ｃａ）とをゲート１６ｂ、
１６Ｃによって演算ユニット１０に加えて両者を加算さ
せ、この加算結果（今の場合Ｅａ）をセレクタ１５ａを
介してプログラムレジスタ４にセットする。

この操作により、ループａのループ本体２１ａを脱出し
た後にプログラムが実行すべきアドレスＥａがプログラ
ムレジスタ４に七ソトされたことになる。そして、マイ
クロプログラム制御部３は前述したと同様なステップ３
１２〜Ｓ１５の処理を行なった後、分岐が成立したため
に、ステップ３１６により命令先読みレジスタ１の内容
を無効化して命令の取出しを再開する。

以上本発明の実施例について説明したが、本発明は以上
の実施例にのみ限定されず、その他各種の付加変更が可
能である。例えば、ループ終了命令２３ａ、２３ｂを条
件付ループ終了命令とし、この条件付ループ終了命令で
ループを抜４Ｊ出す条件が成立したか否かを判定し、条
件が成立したときに限り、前述のループ終了命令と同様
な処理を行なわせることによって、ループ終了命令２３
ａ、２３ｂ直前の条件分岐命令を省略することができる
。

〔発明の効果〕

以上説明したように、本発明は、ソフトウェアループ構
造の始まりを示すループ開始命令と、ソフトウェアルー
プ構造の最後を示すループ繰返し命令と、ループから抜
け出るループ終了命令とを導入し、ハードウェアとして
はソフトウェアループの先頭アドレスを保持するレジス
タと、ソフトウェアループのサイズを保持するループサ
イズレジスタとを持つことにより、ソフトウェアループ
を効率良く実行でき、ソフトウェアループの実行時間を
短縮することができる。また、機械語命令中に、ループ
開始命令、ループ繰返し命令、ループ終了命令が存在す
ることから、機械語レベルでソフトウェアループを認識
することが容易となり、高級言語レベルと似通った構造
となることより、機械語レベルでのデバッグも効率良く
行なうことができる効果がある。更に、ループサイズレ
ジスタ及びループ先頭アドレスレジスタの内容を格納す
るシステムスタックによって、あるループ中に別のルー
プが含まれるといった多重ループの実行も可能となる。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はソフト
ウェアループ構造のメモリ」二における構造例を示す図
、 第３図はループ開始命令実行時の処理例の流れ図、 第４図はループ終了命令実行時の処理例の流れ図および
、 第５図はループ繰返し命令実行時の処理例の流れ図であ
る。 図において、１・・・命令先読みレジスタ、２・・・命
令レジスタ、３・・・マイクロプログラム制御部、４・
・・プログラムレジスタ、５・・・インクリメンタ、６
・・・ループサイズレジスタ、７・・・ループ先頭アド
レスレジスタ、８・・・Ａバス、９・・・Ｂバス、１０
・・・演算ユニット、１１・・・オペランドアドレスレ
ジスタ、１２・・・メモリデータライトレジスタ、１３
・・・スタックポインタ、１４・・・メモリデータレジ
スタ、１５３〜１．５Ｃ・・・セレクタ、１６ａ〜１６
ｆ・・・ゲート、１７・・・システムスタック、２０ａ
、２０ｂ・・・ループ開始命令、２１ａ。 ２１ｂ・・・ループ本体、２２ａ、２２ｂ・・・条件分
岐命令、２３　ａ　、　２３　ｂ−ループ終了命令、２
４ａ　、　２４ｂ　−ループ繰返し命令、２５ａ、２５
ｂ・・・ループａ、ｂから抜け出た後に実行される命令
。

Claims (1)

1. 【特許請求の範囲】 複数の機械語から構成されるソフトウェアループ構造の
   始まりを示すループ開始命令の有するループサイズがセ
   ットされるループサイズレジスタと、 前記ソフトウェアループ構造の先頭アドレスがセットさ
   れるループ先頭アドレスレジスタと、前記ループサイズ
   レジスタ及び前記ループ先頭アドレスレジスタの内容を
   格納するシステムスタックとを有し、 前記ループ開始命令を実行したときには、前記ループ先
   頭アドレスレジスタ及びループサイズレジスタに保持さ
   れた内容を前記システムスタック上に退避した後に前記
   ループ開始命令の有するループサイズを前記ループサイ
   ズレジスタにセットすると共にそのループの先頭アドレ
   スを前記ループ先頭アドレスレジスタにセットし、前記
   ソフトウェアループ構造の繰返しを示すループ繰返し命
   令を実行したときには、前記ループ先頭アドレスレジス
   タにセットされたループの先頭アドレスをプログラムレ
   ジスタにセットすることによりループの先頭に制御を移
   行し、ループから抜け出るループ終了命令を実行したと
   きには、前記ループ先頭アドレスレジスタにセットされ
   たループの先頭アドレスと前記ループサイズレジスタに
   セットされたループサイズとを加えた内容を前記プログ
   ラムレジスタにセットし且つループ処理開始時に前記シ
   ステムスタックに退避されていた外側のループの先頭ア
   ドレスとループサイズを前記ループ先頭アドレスレジス
   タと前記ループサイズレジスタとに復帰するよう構成さ
   れたことを特徴とする命令制御装置。