JPS6298443A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6298443A JPS6298443A JP60237362A JP23736285A JPS6298443A JP S6298443 A JPS6298443 A JP S6298443A JP 60237362 A JP60237362 A JP 60237362A JP 23736285 A JP23736285 A JP 23736285A JP S6298443 A JPS6298443 A JP S6298443A
- Authority
- JP
- Japan
- Prior art keywords
- address
- ram
- built
- register
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、データ処理技術さらにはマイクロプロセッ
サにおけるアドレッシング方式に適用して特に有効な技
術に関し、例えば内蔵ＲＡＭ （ランダム・アクセス・
メモリ）髪有するシングルチップマイクロコンピュータ
におけるＲＡＭのアクセス方式に利用して有効な技術に
関する。
サにおけるアドレッシング方式に適用して特に有効な技
術に関し、例えば内蔵ＲＡＭ （ランダム・アクセス・
メモリ）髪有するシングルチップマイクロコンピュータ
におけるＲＡＭのアクセス方式に利用して有効な技術に
関する。
［背景技術］
従来、［株］日立製作所製Ｈｒ） ６３０１のようなシ
ングルチップマイクロコンピュータ（以下シングルチッ
プマイコンと称する）は、ｌＩＤ６８０００やＨｒ）６
８０９のようなマルチチップのマイクロプロセッサに比
べてアドレッシング方式が１１純であり、内蔵ＲＡＭは
アドレス空間の一部に固定され、しかも命令内にあるア
ドレス情報によってアクセスされるようになっていた。
ングルチップマイクロコンピュータ（以下シングルチッ
プマイコンと称する）は、ｌＩＤ６８０００やＨｒ）６
８０９のようなマルチチップのマイクロプロセッサに比
べてアドレッシング方式が１１純であり、内蔵ＲＡＭは
アドレス空間の一部に固定され、しかも命令内にあるア
ドレス情報によってアクセスされるようになっていた。
しかるに、８ビツトマイコンのようにアドレス空間がそ
れほど広くなく、内蔵ＲＡＭ容量も少ないときにはそれ
でも支障はないが、１６ビツ１へマイコンのようにアド
レス空間が広くなるに従って。
れほど広くなく、内蔵ＲＡＭ容量も少ないときにはそれ
でも支障はないが、１６ビツ１へマイコンのようにアド
レス空間が広くなるに従って。
内蔵ＲＡＭ領域がアドレス空間内で固定されていたリア
ドレッシング方式が限定されていると、内蔵ＲＡ Ｍが
非常に使いにくいという不都合が生じる。
ドレッシング方式が限定されていると、内蔵ＲＡ Ｍが
非常に使いにくいという不都合が生じる。
さらに、従来のシングルチップマイコンでは、内蔵１’
＜ Ａ Ｍを通常のメモリまたはレジスタとしてしか使
用できないという不都合があった。
＜ Ａ Ｍを通常のメモリまたはレジスタとしてしか使
用できないという不都合があった。
［発明の目的］
この発明の目的は、内蔵ＲＡ、Ｍを有するシングルチッ
プマイコンにおいて、内蔵Ｒ，Ａ Ｍを有効かつ効率よ
く使えるようにするアドレッシング方式を提供すること
にある。
プマイコンにおいて、内蔵Ｒ，Ａ Ｍを有効かつ効率よ
く使えるようにするアドレッシング方式を提供すること
にある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、シングルチップマイコン内部に、内蔵ＲＡ
Ｍの先頭アドレスもしくは終了アドレスを指示するベー
スレジスタを設け、このベースレジスタの指示するアド
レスを変更することでＲＡ、 Ｍ領域をアドレス空間内
の任意の位置に再配置できるようにする。また、内部の
アドレスレジスタで与えられるアドレスによって内蔵Ｒ
ＡＭをアクセスするルートの他に、マイクロ命令でＲＡ
Ｍのセレクト信号を発生するとともにマクロ命令に付記
されたアドレス情報に基づいて内蔵ＲＡＭをアクセスす
るルートを設けることによって、内蔵ＲＡＭを高速でア
クセスできるようにして、内蔵ＲＡＭをメモリのように
アクセスしたり、レジスタのように高速でアクセスする
こともできるようにする。これによって、内蔵ＲＡＭを
有効かつ効率よく使えるようにするという］１記１」的
を達成するものである。
Ｍの先頭アドレスもしくは終了アドレスを指示するベー
スレジスタを設け、このベースレジスタの指示するアド
レスを変更することでＲＡ、 Ｍ領域をアドレス空間内
の任意の位置に再配置できるようにする。また、内部の
アドレスレジスタで与えられるアドレスによって内蔵Ｒ
ＡＭをアクセスするルートの他に、マイクロ命令でＲＡ
Ｍのセレクト信号を発生するとともにマクロ命令に付記
されたアドレス情報に基づいて内蔵ＲＡＭをアクセスす
るルートを設けることによって、内蔵ＲＡＭを高速でア
クセスできるようにして、内蔵ＲＡＭをメモリのように
アクセスしたり、レジスタのように高速でアクセスする
こともできるようにする。これによって、内蔵ＲＡＭを
有効かつ効率よく使えるようにするという］１記１」的
を達成するものである。
［実施例］
第１図には、本発明をシングルチップマイコンに適用し
た場合の要部の一構成例が示されている。
た場合の要部の一構成例が示されている。
この実施例のシングルチップマイコンは、マイクロプロ
グラム制御方式の制御部を備えている。
グラム制御方式の制御部を備えている。
すなわち、シングルチップマイコンを構成する■、ＳＩ
チップ１−内には、マイクロプログラムが格納されたマ
イクロＲＯＭ（リード・オンリ・メモリ）２が設けられ
ている。マイクロＲＯＭ’２は、マイクロアドレスデコ
ーダ５によってアクセスされ、マイクロプログラムを構
成するマイクロ命令を順次に出力される・ マイクロアドレス発生回路４は、命令レジスタ３にフェ
ッチされたマクロ命令のオペレーションコードに」んづ
いてマイクロアドレスデコーダ５に供給されるべきアド
レスを発生する。マイクロアドレスデコーダ５は、これ
をデコードする。これに応じてマイクロＲＯＭ ２から
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。すなわち、各種テンポラリレジ
スタ。
チップ１−内には、マイクロプログラムが格納されたマ
イクロＲＯＭ（リード・オンリ・メモリ）２が設けられ
ている。マイクロＲＯＭ’２は、マイクロアドレスデコ
ーダ５によってアクセスされ、マイクロプログラムを構
成するマイクロ命令を順次に出力される・ マイクロアドレス発生回路４は、命令レジスタ３にフェ
ッチされたマクロ命令のオペレーションコードに」んづ
いてマイクロアドレスデコーダ５に供給されるべきアド
レスを発生する。マイクロアドレスデコーダ５は、これ
をデコードする。これに応じてマイクロＲＯＭ ２から
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。すなわち、各種テンポラリレジ
スタ。
レジスタＴ＜ Ｅ Ｃ３１〜ＲＥ Ｇ ｎやアドレスレ
ジスタＡＪデータバッファＤＢ、演算論理ユニットＡＩ
、（Ｊ等からなる実行ユニット６等に対する制御信号が
形成される。マクロ命令に対応する一連のマイクロ命令
群のうち２番目以降のマイクロ命令は、直前に読み出さ
れたマイクロ命令におけるネクストアドレスフィールド
のコードがマイクロアドレスデコーダ５に供給されるこ
と等により実行される。すなわち、直前のマイクロ命令
のネクストアドレスとマイクロアドレス発生回路４から
のアドレスとに基づいて読み出されて形成された制御信
号によって実行ユニット６が制御され、マクロ命令が実
行される。
ジスタＡＪデータバッファＤＢ、演算論理ユニットＡＩ
、（Ｊ等からなる実行ユニット６等に対する制御信号が
形成される。マクロ命令に対応する一連のマイクロ命令
群のうち２番目以降のマイクロ命令は、直前に読み出さ
れたマイクロ命令におけるネクストアドレスフィールド
のコードがマイクロアドレスデコーダ５に供給されるこ
と等により実行される。すなわち、直前のマイクロ命令
のネクストアドレスとマイクロアドレス発生回路４から
のアドレスとに基づいて読み出されて形成された制御信
号によって実行ユニット６が制御され、マクロ命令が実
行される。
この実施例では、命令レジスタ３はＦ Ｉ ＦＯ（ファ
ーストイン・ファーストアウト）メモリからなる。外部
のメモリに格納されたマクロ命令は、上記アドレスレジ
スタＡＲからアドレスバス８にに出力されるアドレス信
号によって読み出され、それがデータバス９を介してＦ
ＩＦＯ（３）に供給される。これに応じて複数のオペレ
ーションコードやオペランドが、前もってＦＩＦＯ（３
）に取り込まれるようになっている。
ーストイン・ファーストアウト）メモリからなる。外部
のメモリに格納されたマクロ命令は、上記アドレスレジ
スタＡＲからアドレスバス８にに出力されるアドレス信
号によって読み出され、それがデータバス９を介してＦ
ＩＦＯ（３）に供給される。これに応じて複数のオペレ
ーションコードやオペランドが、前もってＦＩＦＯ（３
）に取り込まれるようになっている。
さらに、この実施例のシングルチップマイコンには、汎
用レジスタとして使用可能な内蔵ＲＡＭ１０が設けられ
ている。また、Ｌ Ｓ Ｉチップ１内には、上記内蔵Ｒ
ＡＭｌ０のメモリ空間がシングルチップマイコンのアド
レス空間内のどの位置にあるか指定するためのＲＡＭベ
ースレジスタ１１が設けられている。このＲＡＭベース
レジスタ１１に設定されたアドレスを変更することによ
って内蔵ＲＡＭ１．０をアドレス空間内の他の任意の位
置に再配置することが可能にされる。
用レジスタとして使用可能な内蔵ＲＡＭ１０が設けられ
ている。また、Ｌ Ｓ Ｉチップ１内には、上記内蔵Ｒ
ＡＭｌ０のメモリ空間がシングルチップマイコンのアド
レス空間内のどの位置にあるか指定するためのＲＡＭベ
ースレジスタ１１が設けられている。このＲＡＭベース
レジスタ１１に設定されたアドレスを変更することによ
って内蔵ＲＡＭ１．０をアドレス空間内の他の任意の位
置に再配置することが可能にされる。
−Ｉｚ記内蔵ＲＡＭｌ−０をアクセスするためにアドレ
スデコーダ１２が設けられており、このアドレスデコー
ダ１２にはゲートＧ工を介してＦＩＦＯ（３）に取り込
まれたマクロ命令の中のアドレス情報、またはアドレス
レジスタＡＲからアドレスバス８上に出力された下位側
アドレスの一方が選択的に供給される。このアドレスを
デコードすることによって、内蔵ＲＡ Ｍ １．０内の
一つのメモリ領域が選択される。
スデコーダ１２が設けられており、このアドレスデコー
ダ１２にはゲートＧ工を介してＦＩＦＯ（３）に取り込
まれたマクロ命令の中のアドレス情報、またはアドレス
レジスタＡＲからアドレスバス８上に出力された下位側
アドレスの一方が選択的に供給される。このアドレスを
デコードすることによって、内蔵ＲＡ Ｍ １．０内の
一つのメモリ領域が選択される。
また、Ｌ Ｓ Ｉチップ】内には、ＲＡＭベースレジス
タ１１内に設定されたアドレスとアドレスレジスタＡＲ
から出力されたアドレスの−Ｌ位アドレスとを比較する
比較回路１３が設けられている。
タ１１内に設定されたアドレスとアドレスレジスタＡＲ
から出力されたアドレスの−Ｌ位アドレスとを比較する
比較回路１３が設けられている。
アドレスレジスタＡ Ｒからアドレスバス８」二に出力
されたアドレスのに１位側アドレスが、ＲＡＭベースレ
ジスタ１１内のアドレスに−・致しでいるということは
、アドレスレジスタＡＲから出力されたアドレスが内蔵
ＲＡＭｌ０内な示すことを意味する。
されたアドレスのに１位側アドレスが、ＲＡＭベースレ
ジスタ１１内のアドレスに−・致しでいるということは
、アドレスレジスタＡＲから出力されたアドレスが内蔵
ＲＡＭｌ０内な示すことを意味する。
そこで、この実施例では、両方のアドレスが一敵してい
たとき、比較回路１３から内蔵ＲＡＭｌ０に対するセレ
クト信号Ｓ Ｅ Ｔ、、、を出力するようになっている
。セレクト信号５ＥＬ１は’Ｆ’ ｌ−０２を介して
内蔵ＲＡＭｌ０に供給される。マクロ命令のオペレーシ
ョンワード内のアドレス情報により内蔵ＲＡＭｌ０をア
クセスしたり、実行ユニット６内での演算によって得ら
れたアドレスに基づいて内蔵ＲＡＭをアクセスする通常
のアクセス命令では、ＦＩＦＯ３に取り込まれた命令コ
ー１〜に続くアドレス、または実行ユニット６内で演算
されたアドレスがアドレスレジスタＡＲに移される。
たとき、比較回路１３から内蔵ＲＡＭｌ０に対するセレ
クト信号Ｓ Ｅ Ｔ、、、を出力するようになっている
。セレクト信号５ＥＬ１は’Ｆ’ ｌ−０２を介して
内蔵ＲＡＭｌ０に供給される。マクロ命令のオペレーシ
ョンワード内のアドレス情報により内蔵ＲＡＭｌ０をア
クセスしたり、実行ユニット６内での演算によって得ら
れたアドレスに基づいて内蔵ＲＡＭをアクセスする通常
のアクセス命令では、ＦＩＦＯ３に取り込まれた命令コ
ー１〜に続くアドレス、または実行ユニット６内で演算
されたアドレスがアドレスレジスタＡＲに移される。
そして、ここからアドレスバス８−にに出力された」１
位アドレスが、比較回路１３においてＲＡ Ｍベースレ
ジスタ１１内のアドレスと比較され、−Ｍするとセレク
ト信号Ｓ Ｅ Ｔ、工が出力される。また、−７＝ アドレスレジスタＡＲからアドレスバス８に出力された
下位アドレスは、アドレスデコーダ１２に供給されてデ
コードされ、これによって内蔵ＲＡＭｌ０が通常のメモ
リやＴ１０のアクセスと同じようにアクセスされる。
位アドレスが、比較回路１３においてＲＡ Ｍベースレ
ジスタ１１内のアドレスと比較され、−Ｍするとセレク
ト信号Ｓ Ｅ Ｔ、工が出力される。また、−７＝ アドレスレジスタＡＲからアドレスバス８に出力された
下位アドレスは、アドレスデコーダ１２に供給されてデ
コードされ、これによって内蔵ＲＡＭｌ０が通常のメモ
リやＴ１０のアクセスと同じようにアクセスされる。
一方この実施例では、ある特定の命令（例えばディスプ
レースメントもしくはオフセット付き命令）の下では、
その命令によってマイクロＲＯＭ２から読み出されたマ
イクロ命令によって内蔵ＲＡＭ１０のセレクト信号５Ｅ
Ｌ２が形成されるようになっている。
レースメントもしくはオフセット付き命令）の下では、
その命令によってマイクロＲＯＭ２から読み出されたマ
イクロ命令によって内蔵ＲＡＭ１０のセレクト信号５Ｅ
Ｌ２が形成されるようになっている。
このような命令は、例えば第２図に示すようなフォーマ
ットに構成される。ＯＰはオペレーションコード指定フ
ィールドで、ここには、内蔵メモリを対象とするＭＯＶ
Ｅ命令のような命令のオペレーションコードが入る。Ｅ
Ａは実効アドレス指定フィールドで、ここにはＲＡＭベ
ースレジスタ１１内のアドレスとオフセットを用いたア
ドレッシングモートであることを指示するコードが入る
。
ットに構成される。ＯＰはオペレーションコード指定フ
ィールドで、ここには、内蔵メモリを対象とするＭＯＶ
Ｅ命令のような命令のオペレーションコードが入る。Ｅ
Ａは実効アドレス指定フィールドで、ここにはＲＡＭベ
ースレジスタ１１内のアドレスとオフセットを用いたア
ドレッシングモートであることを指示するコードが入る
。
（ただしＲＡＭベースレジスタ１１のアドレスは＝８−
暗黙的に使用される。）さらに、ＥＦけ拡張フィールド
で、ここには、ＲＡ Ｍベースレジスタ１】内のアドレ
スからのオフセット値ｄが入る。
で、ここには、ＲＡ Ｍベースレジスタ１】内のアドレ
スからのオフセット値ｄが入る。
」１記フォーマットの命令がＦＴＦＯ（３）にフェッチ
され、これによってマイクロＲＯＭ ２から対応するマ
イクロ命令が読み出されると、先ず実効アドレス指定フ
ィールドＥＡによってオフセット付き命令であることが
指定される。そのため、マイクロＲＯＭ２から読み出さ
れたマイクロ命令コードによって、自動的に内蔵ＲＡＭ
１．０のセレクト信号５ＥＬ２が形成されてマイクロＲ
ＯＭ ２に供給される。これとともに、マイクロＲＯＭ
２から読み出されたマイクロ命令コードによってゲー
トＧ１が切り替わり、ＦＩＦＯ（３）内から拡張フィー
ルドＥＦ内のオフセット値ｄがアドレスデコーダ１２に
供給される。このオフセット値ｄは下位アドレスに相当
するものであって、これによって、第３図に示すように
、内蔵ＲＡＭ１．０の先頭アドレスを指定するＲ、 Ａ
Ｍベースレジスタ１−１内のアドレスからオフセット
値ｄだけ離れた位置のレジスタ（もしくはメモリ領域）
がアクセスされる。この命令によると内蔵ＲＡＭｌ０の
アクセスが非常に高速に行オ）れるので、内蔵ＲＡ Ｍ
、１０をレジスタとしてアクセスするのに適している
。
され、これによってマイクロＲＯＭ ２から対応するマ
イクロ命令が読み出されると、先ず実効アドレス指定フ
ィールドＥＡによってオフセット付き命令であることが
指定される。そのため、マイクロＲＯＭ２から読み出さ
れたマイクロ命令コードによって、自動的に内蔵ＲＡＭ
１．０のセレクト信号５ＥＬ２が形成されてマイクロＲ
ＯＭ ２に供給される。これとともに、マイクロＲＯＭ
２から読み出されたマイクロ命令コードによってゲー
トＧ１が切り替わり、ＦＩＦＯ（３）内から拡張フィー
ルドＥＦ内のオフセット値ｄがアドレスデコーダ１２に
供給される。このオフセット値ｄは下位アドレスに相当
するものであって、これによって、第３図に示すように
、内蔵ＲＡＭ１．０の先頭アドレスを指定するＲ、 Ａ
Ｍベースレジスタ１−１内のアドレスからオフセット
値ｄだけ離れた位置のレジスタ（もしくはメモリ領域）
がアクセスされる。この命令によると内蔵ＲＡＭｌ０の
アクセスが非常に高速に行オ）れるので、内蔵ＲＡ Ｍ
、１０をレジスタとしてアクセスするのに適している
。
しかも、−に記のごとくオフセットを有する命令を用い
ると、たとえベースレジスタ１１内のアト１ノスを変更
してアドレス空間内での内蔵ＲＡＭｌ０の位置を変えた
としても、内蔵ＲＡ、Ｍ１０＆アクセスするアドレスを
変更せずに所望のメモリ領域を、オフセラ１〜を用いて
アクセスすることができる。従って、内蔵ＲＡＭのアド
レス空間内での位置を自由に変更することができること
と相まって内蔵Ｔ、！ Ａ Ｍが非常に使い易くなる。
ると、たとえベースレジスタ１１内のアト１ノスを変更
してアドレス空間内での内蔵ＲＡＭｌ０の位置を変えた
としても、内蔵ＲＡ、Ｍ１０＆アクセスするアドレスを
変更せずに所望のメモリ領域を、オフセラ１〜を用いて
アクセスすることができる。従って、内蔵ＲＡＭのアド
レス空間内での位置を自由に変更することができること
と相まって内蔵Ｔ、！ Ａ Ｍが非常に使い易くなる。
また、第２図に示す命令フォーマットは、従来の６８系
のマイクロプロセッサにおいて使用されている一般的な
命令フォーマットと同じ形式であるので、新たな命令を
作らずに高速で内蔵ＲＡＭをアクセスすることができる
。
のマイクロプロセッサにおいて使用されている一般的な
命令フォーマットと同じ形式であるので、新たな命令を
作らずに高速で内蔵ＲＡＭをアクセスすることができる
。
なお、上記実施例では本発明を内蔵ＲＡＭのアクセス方
式に適用したものについて説明したが、これに限定され
るものでなく、同一チップ上に形成されたＲＯＭ （リ
ード・オンリ・メモＩＪ）やＩ１０装置をアクセスする
場合にも適用することができる。
式に適用したものについて説明したが、これに限定され
るものでなく、同一チップ上に形成されたＲＯＭ （リ
ード・オンリ・メモＩＪ）やＩ１０装置をアクセスする
場合にも適用することができる。
［効果］
（１）シングルチップマイコン内に内蔵ＲＡＭの先頭ア
ドレスもしくは終了アドレスを指示するベースレジスタ
を設けたので、このベースレジスタの指示するアトＬ／
スを変更することで１２ Ａ Ｍ領域をアドレス空間内
の任意の位置に１１１配置できるという作用により、内
蔵ＲＡＭが使い易くなるという効果がある。
ドレスもしくは終了アドレスを指示するベースレジスタ
を設けたので、このベースレジスタの指示するアトＬ／
スを変更することで１２ Ａ Ｍ領域をアドレス空間内
の任意の位置に１１１配置できるという作用により、内
蔵ＲＡＭが使い易くなるという効果がある。
（２）シングルチップマイコン内に内蔵ＲＡ Ｍの先頭
アドレスもしくは終了アドレスを指示するベースレジス
タを設けるとともに、内部のアドレスレジスタで与えら
れるアドレスによって内蔵ＲＡＭをアクセスするルート
の他に、マイクロ命令でＲＡＭのセレクト信号を発生す
るとともにマクロ命令に付記されたアドレス情報に基づ
いて内蔵丁くＡＭをアクセスするルートを設けたので、
内蔵ＩくＡＭ＆高速でアクセスできるようになり、また
内蔵ＲＡ Ｍをメモリのようにアクセスすることも、レ
ジスタのようにアクセスすることもできるという作用に
より、内蔵ＲＡＭが有効かつ効率よく使えるようになる
という効果がある。
アドレスもしくは終了アドレスを指示するベースレジス
タを設けるとともに、内部のアドレスレジスタで与えら
れるアドレスによって内蔵ＲＡＭをアクセスするルート
の他に、マイクロ命令でＲＡＭのセレクト信号を発生す
るとともにマクロ命令に付記されたアドレス情報に基づ
いて内蔵丁くＡＭをアクセスするルートを設けたので、
内蔵ＩくＡＭ＆高速でアクセスできるようになり、また
内蔵ＲＡ Ｍをメモリのようにアクセスすることも、レ
ジスタのようにアクセスすることもできるという作用に
より、内蔵ＲＡＭが有効かつ効率よく使えるようになる
という効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
内部のアドレスレジスタで与えられるアドレスによって
内蔵ＲＡＭをアクセスするルー１〜の他に、マイクロ命
令でＲＡＭのセレクト信号を発生するとともにマクロ命
令に付記されたアドレス情報に基づいて内蔵ＲＡＭをア
クセスするルートを設けているが、後者のマイクロ命令
によるルートのみにすることも可能である。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
内部のアドレスレジスタで与えられるアドレスによって
内蔵ＲＡＭをアクセスするルー１〜の他に、マイクロ命
令でＲＡＭのセレクト信号を発生するとともにマクロ命
令に付記されたアドレス情報に基づいて内蔵ＲＡＭをア
クセスするルートを設けているが、後者のマイクロ命令
によるルートのみにすることも可能である。
［利用分野］
以十の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるシングルチップマイ
コンに適用した場合について説明したが、この発明はそ
れに限定されず内蔵ＲＡＭやＲＯＭを有する論理Ｔ、
Ｓ Ｔ一般に利用することができる。
をその背景となった利用分野であるシングルチップマイ
コンに適用した場合について説明したが、この発明はそ
れに限定されず内蔵ＲＡＭやＲＯＭを有する論理Ｔ、
Ｓ Ｔ一般に利用することができる。
第１図は、本発明を内蔵ＲＡＭを有するシングルチップ
マイコンに適用した場合の一実施例を示すブロック図、 第２図は、内蔵ＲＡＭアクセス命令のフォーマットの一
例を示す説明図、 第３図は、ベースレジスタを用いた内蔵ＲＡＭのアドレ
ス空間−Ｉ−での配置の様子を示す説明図である。 １・・・・マイクロプロセッサ、２・・・・マイクロＲ
ＯＭ、３・・・・命令レジスタ（ＦＴＦＯ）、４・・・
・マイクロアドレス発生回路、５・・・・マイクロアド
レスデコーダ、６・・・・実行ユニット、８・・・・ア
ドレスバス、９・・・・データバス、１０・・・・内蔵
メモリ（内蔵ＲＡＭ）、１１・・・・ベースレジスタ、
１２・・・・アドレスデコーダ、１３・・・・比較回路
、Ａ Ｒ・・・・７１へレスレジスタ、ＯＰ・・・・オ
ペ１ノーシ目ンコー１く指定フィールド、ＥＡｏｏ・°
実効アドレス指定フィールド、ＥＦ・・・・拡張フィー
ルド。
マイコンに適用した場合の一実施例を示すブロック図、 第２図は、内蔵ＲＡＭアクセス命令のフォーマットの一
例を示す説明図、 第３図は、ベースレジスタを用いた内蔵ＲＡＭのアドレ
ス空間−Ｉ−での配置の様子を示す説明図である。 １・・・・マイクロプロセッサ、２・・・・マイクロＲ
ＯＭ、３・・・・命令レジスタ（ＦＴＦＯ）、４・・・
・マイクロアドレス発生回路、５・・・・マイクロアド
レスデコーダ、６・・・・実行ユニット、８・・・・ア
ドレスバス、９・・・・データバス、１０・・・・内蔵
メモリ（内蔵ＲＡＭ）、１１・・・・ベースレジスタ、
１２・・・・アドレスデコーダ、１３・・・・比較回路
、Ａ Ｒ・・・・７１へレスレジスタ、ＯＰ・・・・オ
ペ１ノーシ目ンコー１く指定フィールド、ＥＡｏｏ・°
実効アドレス指定フィールド、ＥＦ・・・・拡張フィー
ルド。
Claims (1)
- 【特許請求の範囲】 １、内蔵メモリを有するデータ処理装置であって、上記
内蔵メモリのアドレス空間内での位置を示すベースレジ
スタが設けられ、このベースレジスタの内容を変更する
ことにより内蔵メモリをアドレス空間内の任意の位置に
再配置可能にされてなることを特徴とするデータ処理装
置。 ２、上記内蔵メモリは、アドレス格納用のレジスタから
出力されたアドレスによってアクセスできるようにされ
るとともに、命令コード内の特定のアドレッシグモード
に応じて上記ベースレジスタ内のアドレスからのオフセ
ットによるアクセスが可能にされてなることを特徴とす
る特許請求の範囲第１項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237362A JPS6298443A (ja) | 1985-10-25 | 1985-10-25 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237362A JPS6298443A (ja) | 1985-10-25 | 1985-10-25 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6298443A true JPS6298443A (ja) | 1987-05-07 |
Family
ID=17014262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237362A Pending JPS6298443A (ja) | 1985-10-25 | 1985-10-25 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6298443A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016020A (ja) * | 2006-06-30 | 2008-01-24 | Lenovo (Beijing) Co Ltd | Ｂｉｏｓの実行を加速化する方法 |
| CN104021086A (zh) * | 2014-05-26 | 2014-09-03 | 西安交通大学 | 一种8位单片机读写16位存储单元ram的实现方法 |
-
1985
- 1985-10-25 JP JP60237362A patent/JPS6298443A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016020A (ja) * | 2006-06-30 | 2008-01-24 | Lenovo (Beijing) Co Ltd | Ｂｉｏｓの実行を加速化する方法 |
| US8037292B2 (en) | 2006-06-30 | 2011-10-11 | Lenovo (Beijing) Limited | Method for accelerating BIOS running |
| CN104021086A (zh) * | 2014-05-26 | 2014-09-03 | 西安交通大学 | 一种8位单片机读写16位存储单元ram的实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009094B1 (ko) | 데이타처리 시스템 | |
| JP2554050B2 (ja) | デ−タ処理方法 | |
| US5594917A (en) | High speed programmable logic controller | |
| JPH04109336A (ja) | データ処理装置 | |
| JP3242508B2 (ja) | マイクロコンピュータ | |
| JP3226055B2 (ja) | 情報処理装置 | |
| JP2773471B2 (ja) | 情報処理装置 | |
| JP4988082B2 (ja) | マイクロプロセッサ及びデータ処理システム | |
| JPH10207717A (ja) | マイクロコンピュータ | |
| JPS6298443A (ja) | デ−タ処理装置 | |
| JP2847316B2 (ja) | プロセッサ | |
| JPH0574096B2 (ja) | ||
| US6425047B1 (en) | Process containing address decoders suited to improvements in clock speed | |
| US5187782A (en) | Data processing system | |
| JPS6355634A (ja) | デ−タ処理システム | |
| JP2583506B2 (ja) | データ処理装置 | |
| JPS6217773B2 (ja) | ||
| EP1177499A1 (en) | Processor and method of executing instructions from several instruction sources | |
| JP2619425B2 (ja) | シーケンスコントローラ | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPS63245547A (ja) | デ−タ処理装置 | |
| JP4702004B2 (ja) | マイクロコンピュータ | |
| JPS6298428A (ja) | デ−タ処理システム | |
| JPS58123146A (ja) | メモリアドレス拡張方式 | |
| JPH0340075A (ja) | マイクロコンピュータ |