JPS59212907A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS59212907A JPS59212907A JP8804883A JP8804883A JPS59212907A JP S59212907 A JPS59212907 A JP S59212907A JP 8804883 A JP8804883 A JP 8804883A JP 8804883 A JP8804883 A JP 8804883A JP S59212907 A JPS59212907 A JP S59212907A
- Authority
- JP
- Japan
- Prior art keywords
- program
- sequence
- language
- memory
- general
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｊｒ業上の利用分野
この発明は、汎用マイクロプロセッサを用いてシーケン
スプログラムを実行するのにかかわるシーケンスプログ
ラムの実行時の演算スピードを大幅に高速化したプログ
ラマブルコントローラに関するものである。
スプログラムを実行するのにかかわるシーケンスプログ
ラムの実行時の演算スピードを大幅に高速化したプログ
ラマブルコントローラに関するものである。
従来例の構成とその問題点
プログラマブルコントローラ（以下ＰＣと称す）が普及
し、導入分野が拡大されるにつれて、ＰＣがシーケンス
言語を実行する時の演算スピードの高速化に対する要望
が増加してきた。
し、導入分野が拡大されるにつれて、ＰＣがシーケンス
言語を実行する時の演算スピードの高速化に対する要望
が増加してきた。
操作性の向上や、高機能化に対する対応が容易であるた
め、汎用マイクロプロセッサを使用したＰＣが普及して
いるが、従来はシーケンス言語を１語ずつ解釈しながら
実行するインタープリタ方式をとっていたため、シーケ
ンス言語を実行するための専用演算回路を使用したＰＣ
に比べて演算スピード面に関して大幅に劣っていた。
め、汎用マイクロプロセッサを使用したＰＣが普及して
いるが、従来はシーケンス言語を１語ずつ解釈しながら
実行するインタープリタ方式をとっていたため、シーケ
ンス言語を実行するための専用演算回路を使用したＰＣ
に比べて演算スピード面に関して大幅に劣っていた。
発明の目的
本発明は上記の問題点を解決するために、シーケンス言
語で書かれたプログラムをコンパイルしてマシン言語に
よるプログラムを作成し、このプログラムを汎用マイク
ロプロセッサを用いて実行することによって、シーケン
ス言語を実行するための専用演算回路を持つＰＣと同程
度の演算スピードを得ることを目的とする。
語で書かれたプログラムをコンパイルしてマシン言語に
よるプログラムを作成し、このプログラムを汎用マイク
ロプロセッサを用いて実行することによって、シーケン
ス言語を実行するための専用演算回路を持つＰＣと同程
度の演算スピードを得ることを目的とする。
発明の構成
汎用マイクロプロセッサを用いて、メモリに格納された
シーケンスプログラムを実行することにより、入力要素
の状態や内部情報に対する論理演算を行ない、この演算
結果によって出力要素を制御するプログラマブルコント
ローラにおいて、前記メモリに格納されたシーケンス言
語によるプログラムを前記汎用マイクロプロセッサのマ
シン言５／ｊにコンパイルする手段と、前記シーケンス
言語゛によるプログラムを格納するためのメモリと、マ
シン言語に変換されたプログラムを格納するためのメモ
リと、直接前記マシン言語のプログラムを実行する手段
と、シーケンス言語によるプログラムを作成または変更
するための手段を設けた。
シーケンスプログラムを実行することにより、入力要素
の状態や内部情報に対する論理演算を行ない、この演算
結果によって出力要素を制御するプログラマブルコント
ローラにおいて、前記メモリに格納されたシーケンス言
語によるプログラムを前記汎用マイクロプロセッサのマ
シン言５／ｊにコンパイルする手段と、前記シーケンス
言語゛によるプログラムを格納するためのメモリと、マ
シン言語に変換されたプログラムを格納するためのメモ
リと、直接前記マシン言語のプログラムを実行する手段
と、シーケンス言語によるプログラムを作成または変更
するための手段を設けた。
操作部から入力されてメモリに格納されたシーケンスプ
ログラムは、汎用ブイクロプロセッサ番こよりマシン言
語にコン、＜４ルされて力＼ら実１１される。
ログラムは、汎用ブイクロプロセッサ番こよりマシン言
語にコン、＜４ルされて力＼ら実１１される。
実施例の説明
第１図は本発明のＰＣの構成図を、第２図番こ本発明の
ＰＣの動作を表わすフローチャートを示す。
ＰＣの動作を表わすフローチャートを示す。
シーケンスプログラムの作成や変更等を行なうための操
作部１から入力されたシーケンスプログラムは、汎用マ
イクロプロセ・ンサ（以下ＣＰＵと称す）２およびメモ
リ３内の制御プログラム３．ａ４こより、シーケンス言
語によるシーケンスプログラム３ｂの形でメモリ３に格
納される。シーケンスプログラムの変更や読み出し等も
、メモリ３内のシーケンス言語によるシーケンス−プロ
グラム３１１４と対して行なわれる。メモリ３は、ＰＣ
としての機能を働かせるだめの制御プログラム３ａ、シ
ーケンス言語およびマシン言語によるシーケンスプラグ
ラム３ｂ、３０等を一括して格納する。
作部１から入力されたシーケンスプログラムは、汎用マ
イクロプロセ・ンサ（以下ＣＰＵと称す）２およびメモ
リ３内の制御プログラム３．ａ４こより、シーケンス言
語によるシーケンスプログラム３ｂの形でメモリ３に格
納される。シーケンスプログラムの変更や読み出し等も
、メモリ３内のシーケンス言語によるシーケンス−プロ
グラム３１１４と対して行なわれる。メモリ３は、ＰＣ
としての機能を働かせるだめの制御プログラム３ａ、シ
ーケンス言語およびマシン言語によるシーケンスプラグ
ラム３ｂ、３０等を一括して格納する。
操作部１に設けられたＲＵＮ（開始）ボタンが押される
と、先ずＣＰＵ２はメモリ３内の制御プログラム３ａに
よってシーケンス言語によるシーケンスプログラム３ｂ
をコンパイルし、メモリ３内のシーケンス言語によるシ
ーケンスプログラム３ｂとは別の領域にマシンＥｉ’
ｉＡによるシーケンスプラグラム３ｃを作成する。次に
、ＣＰＵ２はマシン言語によるシーケンスプログラム３
ｃを実行することにより、パラレル人力ポート４を通じ
て取り込んだ人力要素６の状態やメモリ３内の内部情報
に対する論理演算、およびパラレル出力ポート５を通じ
ての出力要素７の制御を行なう。このように、ＣＰＵ２
はシーケンス言語を１語ずつ解釈しながら実行するので
はなく、あらかじめコンパイルされたマシン言語を実行
するため、従来のインタープリタ方式と比べると演算ス
ピードは５〜１０倍程度に向」ニした。シーケンスプロ
グラムの実行中においても、メモリ３内にはシーケンス
言語によるシーケンスプログラム３ｂが存在するため、
シーケンスプログラムの読み出しは容易に行なえる。
と、先ずＣＰＵ２はメモリ３内の制御プログラム３ａに
よってシーケンス言語によるシーケンスプログラム３ｂ
をコンパイルし、メモリ３内のシーケンス言語によるシ
ーケンスプログラム３ｂとは別の領域にマシンＥｉ’
ｉＡによるシーケンスプラグラム３ｃを作成する。次に
、ＣＰＵ２はマシン言語によるシーケンスプログラム３
ｃを実行することにより、パラレル人力ポート４を通じ
て取り込んだ人力要素６の状態やメモリ３内の内部情報
に対する論理演算、およびパラレル出力ポート５を通じ
ての出力要素７の制御を行なう。このように、ＣＰＵ２
はシーケンス言語を１語ずつ解釈しながら実行するので
はなく、あらかじめコンパイルされたマシン言語を実行
するため、従来のインタープリタ方式と比べると演算ス
ピードは５〜１０倍程度に向」ニした。シーケンスプロ
グラムの実行中においても、メモリ３内にはシーケンス
言語によるシーケンスプログラム３ｂが存在するため、
シーケンスプログラムの読み出しは容易に行なえる。
操作部ｌに設けられた５ＴＱＰ （停止）ボタンが押さ
れると、ＣＰＵ２はマシン言語によるプログラムの実行
を中断するようにしたので、操作部１からのシーケンス
プログラムの作成や変更等が可能となる。
れると、ＣＰＵ２はマシン言語によるプログラムの実行
を中断するようにしたので、操作部１からのシーケンス
プログラムの作成や変更等が可能となる。
発明の効果
本発明のＰＣは、汎用マイクロプロセッサを使用してい
るため操作性や多機能化−の対応性に優れ、またシーケ
ンス言語を実行するための専用演算回路を持たないのに
かかわらず、専用演算回路を持つＰＣと同程度の演算ス
ピードを達成することが可能である。従来の汎用マイク
ロプロセッサによるＰＣに比べて、シーケンス言語の実
行における演算スピードは５〜１０倍程度に高速化され
る。
るため操作性や多機能化−の対応性に優れ、またシーケ
ンス言語を実行するための専用演算回路を持たないのに
かかわらず、専用演算回路を持つＰＣと同程度の演算ス
ピードを達成することが可能である。従来の汎用マイク
ロプロセッサによるＰＣに比べて、シーケンス言語の実
行における演算スピードは５〜１０倍程度に高速化され
る。
また、メモリにはシーケンス言語によるシーケンスプロ
グラムを、これをコンパイルしてマシン言語に変換され
たシーケンスプログラムの両方が存在するため、前者を
用いることによってシーケンスプログラムの実行中にお
いてもシーケンスプログラムの読み出しが容易に行なえ
る。
グラムを、これをコンパイルしてマシン言語に変換され
たシーケンスプログラムの両方が存在するため、前者を
用いることによってシーケンスプログラムの実行中にお
いてもシーケンスプログラムの読み出しが容易に行なえ
る。
第１図は本発明のプログラマブルコントローラの一実施
例の構成図、第２図は本発明のプログラマブルコントロ
ーラの動作を表わすフローチャートである。 ■・・・・・・操作部 ２・・・・・・汎用マイクロ
プロセッサ３・・・・・・メモリ ４・・・・・・パ
ラレル入力ポート５・・・・・・パラレル出力ポート
６・・・・・・入力要素７・・・・・・出力要素 代理人 弁理士 犬 島 −公 第１図 第２図
例の構成図、第２図は本発明のプログラマブルコントロ
ーラの動作を表わすフローチャートである。 ■・・・・・・操作部 ２・・・・・・汎用マイクロ
プロセッサ３・・・・・・メモリ ４・・・・・・パ
ラレル入力ポート５・・・・・・パラレル出力ポート
６・・・・・・入力要素７・・・・・・出力要素 代理人 弁理士 犬 島 −公 第１図 第２図
Claims (1)
- 汎用マイクロプロセッサを用いて、メモリに格納された
シーケンスプログラムを実行することにより、入力要素
の状態や内部情報に対する論理病ａを行ない、この演算
結果によって出力要素を制御するプログラマブルコント
ローラにおいて、前記メモリに格納されたシーケンス言
語によるプログラムを前記汎用マイクロプロセッサのマ
シン言語にコンパイルする手段と、前記シーケンス言語
によるプログラムを格納するためのメモリと、マシン言
語に変換されたプログラムを格納するためのメモリと、
直接前゛記マシン言語のプログラムを実行する手段と、
シーケンス言語によるプログラムを作成または変更する
ための手段を設けたこｋを特徴とするプログラマブルコ
ントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8804883A JPS59212907A (ja) | 1983-05-18 | 1983-05-18 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8804883A JPS59212907A (ja) | 1983-05-18 | 1983-05-18 | プログラマブルコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59212907A true JPS59212907A (ja) | 1984-12-01 |
Family
ID=13931941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8804883A Pending JPS59212907A (ja) | 1983-05-18 | 1983-05-18 | プログラマブルコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59212907A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191208A (ja) * | 1987-02-04 | 1988-08-08 | Toshiba Corp | プラント運転ガイド装置 |
| US7203931B2 (en) | 2000-09-22 | 2007-04-10 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller, and control-program-development supporting apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694405A (en) * | 1979-12-27 | 1981-07-30 | Toshiba Corp | Sequence controller |
| JPS57206908A (en) * | 1981-06-15 | 1982-12-18 | Hitachi Ltd | Sequence forming device |
| JPS57206905A (en) * | 1981-06-15 | 1982-12-18 | Hitachi Ltd | Sequence forming device |
-
1983
- 1983-05-18 JP JP8804883A patent/JPS59212907A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5694405A (en) * | 1979-12-27 | 1981-07-30 | Toshiba Corp | Sequence controller |
| JPS57206908A (en) * | 1981-06-15 | 1982-12-18 | Hitachi Ltd | Sequence forming device |
| JPS57206905A (en) * | 1981-06-15 | 1982-12-18 | Hitachi Ltd | Sequence forming device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63191208A (ja) * | 1987-02-04 | 1988-08-08 | Toshiba Corp | プラント運転ガイド装置 |
| US7203931B2 (en) | 2000-09-22 | 2007-04-10 | Mitsubishi Denki Kabushiki Kaisha | Programmable controller, and control-program-development supporting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0895821A (ja) | マルチタスクのプログラムデバッグ方法とその装置 | |
| JPS59212907A (ja) | プログラマブルコントロ−ラ | |
| JPS61245239A (ja) | 論理回路方式 | |
| JP2001255912A (ja) | モーションプログラムの実行方法 | |
| JPH0564375B2 (ja) | ||
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPH0659908A (ja) | プログラム実行装置 | |
| JPH05181673A (ja) | マイクロプロセッサ | |
| JPS62156738A (ja) | プログラム制御装置 | |
| JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
| JPH03175539A (ja) | デバッグ用マイクロプロセッサ | |
| JPS6244835A (ja) | マイクロ・プロセツサ | |
| JPH0259828A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH02137030A (ja) | プログラムの実行処理システム及びその翻訳システム | |
| JPS59133648A (ja) | 高級言語による実行が可能なマイクロプロセツサ | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPS61194534A (ja) | マイクロプロセツサ | |
| JPH02110636A (ja) | タグ・アーキテクチャマシンのデバッグ装置とそのコンパイラ | |
| JP2004102595A (ja) | 演算装置 | |
| JPS63153637A (ja) | デ−タ処理装置 | |
| JPH0233626A (ja) | 中央演算装置 | |
| JPH05181669A (ja) | マイクロプロセッサ | |
| JPS61269705A (ja) | プログラマブル・コントロ−ラ | |
| JPH01298444A (ja) | プログラム実行制御方式 | |
| JPS6275734A (ja) | エミユレ−シヨン方式 |