JPS61245239A - 論理回路方式 - Google Patents

論理回路方式

Info

Publication number
JPS61245239A
JPS61245239A JP60085494A JP8549485A JPS61245239A JP S61245239 A JPS61245239 A JP S61245239A JP 60085494 A JP60085494 A JP 60085494A JP 8549485 A JP8549485 A JP 8549485A JP S61245239 A JPS61245239 A JP S61245239A
Authority
JP
Japan
Prior art keywords
instruction
parallel
processing
instructions
flag
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60085494A
Other languages
English (en)
Inventor
Masatoshi Sekine
優年 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60085494A priority Critical patent/JPS61245239A/ja
Publication of JPS61245239A publication Critical patent/JPS61245239A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、論理回路方式に係り、特に並列動作計算機方
式に関する。
〔発明の技術的背景とその問題点〕
第５図に従来の計算機の命令列を示す。従来のノイマン
型計算機では、命令を順次実行していくため一つの命令
が終了した後に次命令を取シ出し実行しているため、計
算速度を上げることが困難であった。
この困難を解決するために、命令の解釈と実行を平行し
て行うパイ・ツイン方式と呼ばれる方式が考えだされ、
数倍程度の実行速度改善がなされたが、命令実行の同期
を取ることが難しい。
又、プレイ・プロセッサーによるベクトル演算の並列処
理を行う計算機が実現されているが、ベクトル演算に対
してのみ高速化されるのみで汎用性に乏しい。
〔発明の目的〕
本発明は、上記事情に鑑みてなされたもので、汎用性に
富み並列処理が可能であり、かつ、従来方式と整合のよ
い方式を提供する事を目的とする。
〔発明の概要〕
本発明は、従来の命令のうち並列実行可能な命令に対し
て新たなフラグを設けることで、並列処理を可能ならし
めたことを特徴とする。
〔発明の効果〕
本発明によれば、コンパイラ−、アセンプラー等により
命令列を発生する時に、命令の流れを解釈し、並列実行
可能性を調べることにより、並列実行フラグをセットし
て並列処理を行うことができる。このフラグにより、任
意の命令を必要に応じて並列処理用にも順次処理用にも
用いることが可能なために、柔軟な命令体系をつくるこ
とが可能である。
〔発明の実施例〕
第１図に、本発明の実施例を示す。
図において、第１フイールドの並列実行フラグによりこ
の命令を並列実行するかどうか判定する。
第２図は、本方式による命令列を示す。このフラグは、
命令列生成時にアセンブラ等によシ付加される。
並列実行フラグがセットされた命令を取り出すと、第４
図に、まず命令取り・出し部は命令実行終了前に次の命
令を取り出し、次の命令を解釈・実行する。このように
並列実行フラグがセットされた命令に対しては、パイプ
・ライン処理をする。
他方、並列実行フラグがリセットされた命令は従来の順
次型処理を行う。
第３図は、本方式による命令列を使ってベクトル処理を
行う命令列を発生した時の例である。この例ではベクト
ルａ、ｂの和を実行する命令列がパイプライン的に処理
式れる。この命令列を発生する時、処理系の並列処理可
能な数に従い、容易に発生命令数を変えることができる
。
このように、本方式の命令方針を使用することにより、
並列処理命令列を実現することができる。
）′／Ａわ珀
【図面の簡単な説明】
第１図は本発明の実施例を示す図、第２図は本発明によ
る命令列の図、第３図は本発明によるベクトル演算命令
列の図、第４図は本発明による命令を解釈・実行する計
算機の基本構成図、第５図は従来方式による命令列の図
である。 第　　１　図 第２ｗＪ 第３図

Claims (2)

    【特許請求の範囲】
  1. （１）命令コードを解釈し、実行する論理回路において
    、並列実行可能な命令を含むことを特徴とする論理回路
    方式。
  2. （２）命令コードの一部を並列実行可能命令判別用に使
    用したことを特徴とする前記特許請求の範囲第１項記載
    の論理回路方式。
JP60085494A 1985-04-23 1985-04-23 論理回路方式 Pending JPS61245239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60085494A JPS61245239A (ja) 1985-04-23 1985-04-23 論理回路方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60085494A JPS61245239A (ja) 1985-04-23 1985-04-23 論理回路方式

Publications (1)

Publication Number Publication Date
JPS61245239A true JPS61245239A (ja) 1986-10-31

Family

ID=13860485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60085494A Pending JPS61245239A (ja) 1985-04-23 1985-04-23 論理回路方式

Country Status (1)

Country Link
JP (1) JPS61245239A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454985A2 (en) * 1990-05-04 1991-11-06 International Business Machines Corporation Scalable compound instruction set machine architecture
EP0454984A2 (en) * 1990-05-04 1991-11-06 International Business Machines Corporation General purpose compounding technique for instruction-level processors
EP0455966A2 (en) * 1990-05-10 1991-11-13 International Business Machines Corporation Compounding preprocessor for cache
JPH05289870A (ja) * 1992-04-09 1993-11-05 Nec Corp 並列命令実行制御方式
JPH0683623A (ja) * 1990-05-10 1994-03-25 Internatl Business Mach Corp <Ibm> キャッシュに対する複合化プリプロセッサ方式
EP0855648A2 (en) * 1997-01-24 1998-07-29 Texas Instruments Inc. Data processing with parallel or sequential execution of program instructions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168272A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Parallel processing system for program of information processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56168272A (en) * 1980-05-29 1981-12-24 Fujitsu Ltd Parallel processing system for program of information processor

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502826A (en) * 1990-05-04 1996-03-26 International Business Machines Corporation System and method for obtaining parallel existing instructions in a particular data processing configuration by compounding instructions
EP0454984A2 (en) * 1990-05-04 1991-11-06 International Business Machines Corporation General purpose compounding technique for instruction-level processors
JPH0773036A (ja) * 1990-05-04 1995-03-17 Internatl Business Mach Corp <Ibm> 命令シーケンスを識別してタグを付加する方法
US5500942A (en) * 1990-05-04 1996-03-19 International Business Machines Corporation Method of indicating parallel execution compoundability of scalar instructions based on analysis of presumed instructions
EP0454985A2 (en) * 1990-05-04 1991-11-06 International Business Machines Corporation Scalable compound instruction set machine architecture
US5732234A (en) * 1990-05-04 1998-03-24 International Business Machines Corporation System for obtaining parallel execution of existing instructions in a particulr data processing configuration by compounding rules based on instruction categories
EP0455966A2 (en) * 1990-05-10 1991-11-13 International Business Machines Corporation Compounding preprocessor for cache
JPH04230528A (ja) * 1990-05-10 1992-08-19 Internatl Business Mach Corp <Ibm> ディジタルコンピュータシステム
JPH0683623A (ja) * 1990-05-10 1994-03-25 Internatl Business Mach Corp <Ibm> キャッシュに対する複合化プリプロセッサ方式
US5475853A (en) * 1990-05-10 1995-12-12 International Business Machines Corporation Cache store of instruction pairs with tags to indicate parallel execution
JPH05289870A (ja) * 1992-04-09 1993-11-05 Nec Corp 並列命令実行制御方式
EP0855648A2 (en) * 1997-01-24 1998-07-29 Texas Instruments Inc. Data processing with parallel or sequential execution of program instructions
EP0855648A3 (en) * 1997-01-24 1999-12-22 Texas Instruments Inc. Data processing with parallel or sequential execution of program instructions

Similar Documents

Publication Publication Date Title
WO1984001635A1 (en) Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter
JPH0769795B2 (ja) コンピュータ
JPS61245239A (ja) 論理回路方式
JPS6212529B2 (ja)
JP2538053B2 (ja) 制御装置
JPS623336A (ja) 条件付きブランチ方式
JP2778717B2 (ja) データ処理ユニット
JPS6273333A (ja) エミュレーション制御装置
Newport An introduction to Occam and the development of parallel software
JPS5829051A (ja) 演算処理装置
JPS61175732A (ja) 情報処理装置の性能制御方式
JPS6334644A (ja) 機能レベルシミユレ−タ
JPS58200349A (ja) マイクロプログラム制御装置
JPH03168836A (ja) エミュレーションプロセッサ
JP2606658B2 (ja) 論理シミュレータおよび制御方法
JPS6336337A (ja) スカラ／ベクトル命令の融合スケジユ−リング処理方式
JPS63178343A (ja) 中断点の設定方式
JPS6346542A (ja) 情報処理装置
JPH0431134B2 (ja)
JPS6232502B2 (ja)
JPS6217840A (ja) 属性フラグによるマイクロプログラム制御方式
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPS59212907A (ja) プログラマブルコントロ−ラ
JPS6373335A (ja) 情報処理装置
Iliffe DIGITAL SYSTEMS LABORATORY I