JP2606658B2 - 論理シミュレータおよび制御方法 - Google Patents

論理シミュレータおよび制御方法

Info

Publication number
JP2606658B2
JP2606658B2 JP5297179A JP29717993A JP2606658B2 JP 2606658 B2 JP2606658 B2 JP 2606658B2 JP 5297179 A JP5297179 A JP 5297179A JP 29717993 A JP29717993 A JP 29717993A JP 2606658 B2 JP2606658 B2 JP 2606658B2
Authority
JP
Japan
Prior art keywords
information
operation information
simulation
interruption
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5297179A
Other languages
English (en)
Other versions
JPH07152794A (ja
Inventor
均 黒坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5297179A priority Critical patent/JP2606658B2/ja
Publication of JPH07152794A publication Critical patent/JPH07152794A/ja
Application granted granted Critical
Publication of JP2606658B2 publication Critical patent/JP2606658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は論理シミュレータに関
し、特にLSIやコンピュータを構成するボード等の設
計検証時に使用する論理シミュレータに関する。
【0002】
【従来の技術】従来の論理シミュレータは、信号の変化
や指定した信号値条件を満たした場合に論理シミュレー
ションの中断を行っていたが、ハードウェア記述言語
(以降HDL)のライン番号指定による中断処理は行っ
ていなかった。このため、指定した信号がHDLのどの
部分で記述されているかを調べるために、シミュレーシ
ョン開始前にHDL中で定義されている信号とHDLの
ライン数との対応をとり、シミュレーション終了後に信
号値とHDLの対応をとり表示を行っていた(特開平2
ー272644号公報 論理シミュレーション結果表示
方式)。
【0003】
【発明が解決しようとする課題】上述した従来の方式で
は、HDLのファイル名とライン数の指定によるシミュ
レーションの中断が行えなかった。
【0004】
【課題を解決するための手段】本発明の論理シミュレー
タは、ハードウェアの構造や動作を表現するHDLを入
力としてシミュレーションを行う論理シミュレータにお
いて、HDLに対して構文解析と意味解析を行った後の
情報を入力とし、ハードウェアの構造を抽出し構造情報
として出力する構造情報出力手段と、HDLに対して構
文解析と意味解析を行った後の情報を入力とし、ハード
ウェアの動作を抽出し動作情報として出力する動作情報
出力手段と、動作情報に対して、対応するHDLのファ
イル名、ライン番号からなるライン情報を追加するライ
ン情報出力手段と、構造情報と動作情報を入力とし、動
作情報に含まれる実行情報とライン情報を処理する実行
制御手段と、実行制御手段が動作情報に含まれるライン
情報を検出した場合、中断情報を参照し、シミュレーシ
ョンの中断および再開の制御と中断情報の書き換えおよ
び参照と中断箇所のHDL表示を行う中断制御手段と、
中断制御手段の命令により、シミュレータのコマンド実
行を行うコマンド制御手段を備える。
【0005】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【0006】図1は本発明の論理シミュレータの一実施
例を示す構成図である。
【0007】本実施例の論理シミュレータは、図1に示
すように、HDLbに対して構文解析/意味解析した後
の情報であるHDL解析情報aを入力とし、ハードウェ
アの構造を抽出し構造情報cとして出力する構造情報出
力手段11と、HDL解析情報aを入力とし、ハードウ
ェアの動作を抽出し動作情報dとして出力する動作情報
出力手段12と、動作情報dに対して、対応するHDL
のファイル名、ライン番号を追加するライン情報出力手
段13と、構造情報cと動作情報dを入力とし、動作情
報dに含まれる実行情報を処理する実行制御手段14
と、実行制御手段14が動作情報dに含まれるライン情
報を検出した場合、中断情報eを参照し、シミュレーシ
ョンの中断/再開の制御と中断情報の書き換え/参照と
中断箇所のHDL表示を行う中断制御手段15と、中断
制御手段15の命令により、シミュレータのコマンド実
行を行うコマンド制御手段16から構成される。
【0008】図2は構造情報を示す図である。構造情報
は信号値と信号の接続先にある回路の動作を表す動作情
報の識別子を格納している。実行制御手段14は構造情
報から信号値を参照し、信号が変化した場合に接続先の
動作情報を実行することでシミュレーションを行う。
【0009】図3は動作情報を示す図である。動作情報
は信号伝搬情報や回路の動作を表す実行情報とHDLの
ファイル名、ライン番号を格納するライン情報を格納し
ている。実行制御手段14は実行情報を読み込むとシミ
ュレーションを実行し、ライン情報を読み込むと中断制
御手段15に制御を渡す。
【0010】図4は中断情報を示す図である。中断情報
は中断条件と中断条件が有効か無効かを識別するための
中断フラグを格納している。中断制御手段15は中断フ
ラグが有効なものの中からライン情報と一致する中断条
件を検索する。一致するものが見つかればシミュレーシ
ョンを中断する。
【0011】図5は本実施例の論理シミュレータにおけ
る動作の一例を示す流れ図である。シミュレーションを
開始(ステップ51)すると、まず、構造情報を読み込
み(ステップ52)、次に動作情報を1命令づつ読み込
む動作情報読み込み(ステップ53)を行う。動作情報
が実行情報の場合、実行情報に従い信号値の伝搬などの
シミュレーション実行(ステップ55)を行う。シミュ
レーション実行(ステップ55)を終えるとシミュレー
ション終了かどうかの判定を行う(ステップ56)。終
了でない場合は動作情報読み込み(ステップ53)に戻
る。終了の場合はシミュレーションを終了(ステップ5
A)する。動作情報がライン情報の場合、中断情報を参
照しシミュレーション中断の判定を行う(ステップ5
7)。中断しない場合は動作情報読み込み(ステップ5
3)に戻る。中断の場合はコマンド実行(ステップ5
8)を行う。コマンド実行(ステップ58)では信号値
の書き換え/参照、中断している箇所に相当するHDL
部分の表示を行う。シミュレーション再開のコマンドが
実行(ステップ59)されると動作情報読み込み(ステ
ップ53)へ戻る。
【0012】
【発明の効果】以上説明したように、本発明の論理シミ
ュレータは、HDLのファイル名、ライン数の指定によ
りシミュレーションを中断し、その時点での信号値の参
照や信号値を書き換えを行いシミュレーションを再開で
きることにより、HDLの書き換え時間、HDLの解析
時間およびシミュレーション入力データの生成時間を省
くことができる。
【図面の簡単な説明】
【図1】本発明の論理シミュレータの一実施例を示す構
成図である。
【図2】本実施例の論理シミュレータにおける構造情報
を示す図である。
【図3】本実施例の論理シミュレータにおける動作情報
を示す図である。
【図4】本実施例の論理シミュレータにおける中断情報
を示す図である。
【図5】本実施例の論理シミュレータにおける動作の一
例を示す流れ図である。
【符号の説明】
11 構造情報出力手段 12 動作情報出力手段 13 ライン情報出力手段 14 実行制御手段 15 中断制御手段 16 コマンド制御手段 a HDL解析情報 b HDL c 構造情報 d 動作情報 e 中断情報

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ハードウェアの構造や動作を表現するハ
    ードウェア記述言語を入力としてシミュレーションを行
    う論理シミュレータにおいて、 ハードウェア記述言語に対して構文解析と意味解析を行
    った後の情報を入力とし、ハードウェアの構造を抽出し
    構造情報として出力する構造情報出力手段と、 ハードウェア記述言語に対して構文解析と意味解析を行
    った後の情報を入力とし、ハードウェアの動作を抽出し
    動作情報として出力する動作情報出力手段と、 動作情報に対して、対応するハードウェア記述言語のフ
    ァイル名、ライン番号からなるライン情報を追加するラ
    イン情報出力手段と、 構造情報と動作情報を入力とし、動作情報に含まれる実
    行情報とライン情報を処理する実行制御手段と、 実行制御手段が動作情報に含まれるライン情報を検出し
    た場合、中断情報を参照し、シミュレーションの中断お
    よび再開の制御と中断情報の書き換えおよび参照と中断
    箇所のハードウェア記述言語表示を行う中断制御手段
    と、 中断制御手段の命令により、シミュレータのコマンド実
    行を行うコマンド制御手段と、を備えることを特徴とす
    る論理シミュレータ。
  2. 【請求項2】 構造情報を読み込んだ後動作情報を1命
    令づつ読み込み、動作情報が実行情報の場合、実行情報
    に従いシミュレーション実行を行い、シミュレーション
    実行後、シミュレーション終了かどうかの判定を行い、
    終了でない場合は前記動作情報読み込みに戻り、終了の
    場合はシミュレーションを終了し、動作情報がライン情
    報の場合、中断情報を参照しシミュレーション中断の判
    定を行い、中断しない場合は前記動作情報読み込みに戻
    り、中断の場合はコマンド実行を行い、コマンド実行で
    は信号値の書き換えおよび参照と中断している箇所に相
    当するハードウェア記述言語部分の表示を行い、シミュ
    レーション再開のコマンドが実行されると前記動作情報
    読み込みへ戻ることを特徴とする論理シミュレータの制
    御方法。
JP5297179A 1993-11-29 1993-11-29 論理シミュレータおよび制御方法 Expired - Lifetime JP2606658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5297179A JP2606658B2 (ja) 1993-11-29 1993-11-29 論理シミュレータおよび制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5297179A JP2606658B2 (ja) 1993-11-29 1993-11-29 論理シミュレータおよび制御方法

Publications (2)

Publication Number Publication Date
JPH07152794A JPH07152794A (ja) 1995-06-16
JP2606658B2 true JP2606658B2 (ja) 1997-05-07

Family

ID=17843203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5297179A Expired - Lifetime JP2606658B2 (ja) 1993-11-29 1993-11-29 論理シミュレータおよび制御方法

Country Status (1)

Country Link
JP (1) JP2606658B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000052753A1 (fr) * 1999-03-04 2000-09-08 Hitachi, Ltd. Circuit integre a semiconducteur, et procede de conception de circuits integres logiques comprenant ledit circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188268A (ja) * 1987-01-31 1988-08-03 Toshiba Corp 設計支援装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
情報処理学会第29回全国大会講演論文集 (III),P1721−1722,6K−3,渡辺祐子他,「機能シミュレータFALにおける中断点処理」

Also Published As

Publication number Publication date
JPH07152794A (ja) 1995-06-16

Similar Documents

Publication Publication Date Title
US5926638A (en) Program debugging system for debugging a program having graphical user interface
JPH05342298A (ja) シミュレーション装置
JPH09259153A (ja) バッチ実行制御プログラム作成装置及び方法
JP3130446B2 (ja) プログラム変換装置及びプロセッサ
CN113704301A (zh) 异构计算平台的数据处理方法、装置、系统、设备及介质
JP2003173270A (ja) ソフトウェアデバッグ装置
JP2606658B2 (ja) 論理シミュレータおよび制御方法
JPH1031595A (ja) シミュレーション装置及びシミュレーション方法
JPH07160537A (ja) シミュレータ
JPS61245239A (ja) 論理回路方式
JPH10187790A (ja) 論理回路シミュレータ
JP2982418B2 (ja) 機能シミュレーション装置
JP2990882B2 (ja) 機能シミュレーション装置
JP3416698B2 (ja) プログラマブルコントローラ
JP2532621B2 (ja) ディジタル処理装置
JPH0535499A (ja) データ処理装置及びデータ処理方法
JPH02231634A (ja) ソフトウェア互換性維持方法
JPH1124939A (ja) プログラム変換方法
JPH05342013A (ja) 文字処理方式
JPH07141407A (ja) 論理シミュレータ及び論理シミュレーション方法
JPH1153411A (ja) 回路図エディタ
JPH01266676A (ja) 論理シミュレーション処理装置
JPH06119203A (ja) デバック行削除装置
JPH07175684A (ja) プログラム評価方式
JPH0535493A (ja) アセンブラにおける汎用逆アセンブラ処理方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961224