JPS63188268A - 設計支援装置 - Google Patents

設計支援装置

Info

Publication number
JPS63188268A
JPS63188268A JP62021297A JP2129787A JPS63188268A JP S63188268 A JPS63188268 A JP S63188268A JP 62021297 A JP62021297 A JP 62021297A JP 2129787 A JP2129787 A JP 2129787A JP S63188268 A JPS63188268 A JP S63188268A
Authority
JP
Japan
Prior art keywords
function description
storage means
function
debugging
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62021297A
Other languages
English (en)
Inventor
Kunio Iwawaki
岩脇 邦夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62021297A priority Critical patent/JPS63188268A/ja
Publication of JPS63188268A publication Critical patent/JPS63188268A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、シミュレーションおよびデバッグの機能を備
え、LSI等の設計を行なう際に用いられる設計支援装
置に関する。
(従来の技術) 従来から、例えばLSIの機能設計にはコンピュータシ
ステムにより構成された設計支援装置が用いられている
が、このような装置では、機能設計結果を検証するため
に機能シミュレーションを行ない、ざらにディスプレイ
に表示される機能記述に従って、デバッグを実行する場
合が多い。
ところで機能設計レベルのシミュレーションは、ゲート
レベルのシミュレーションのようにタイミングチャート
や論理回路図により理解し易く表示することは困難であ
る。
このため、例えば16進数等を用いて機能シミュレーシ
ョン結果を印字出力し、ディスプレイに表示される機能
記述と照合するという処理を繰返しつつ、デバッグ作業
が行なわれているというのが実情であった。
(発明が解決しようとする問題点) ところでデバッグの作業を行なう場合には、まず不具合
の原因となる機能記述文(ステートメント)を見つけ出
さなければならないが、機能記述文は例えばLSIの設
計においては数1000ステツプにもなるため、デバッ
グすべき機能記述文を見つけ出すのに相当の時間がかか
るという問題があった。
本発明はこのような事情によりなされたもので、機能設
計レベルのデバッグ作業を極めて容易に行なうことがで
き7?設計支援装置の提供を目的としている。
[発明の構成] (問題点を解決するための手段) 本発明の設計支援装置は、所定のエレメント(機能記述
文の構成部品として定義された情報単位)を含む複数の
機能記述文を記憶する機能記述文記憶手段と、前記機能
記述文を表示する表示手段と、あるクロックタイムにお
いてイベント(論理値または状態の変化)が発生する前
記エレメントを記憶する発生イベント記憶手段と、信号
値がセットされるエレメントおよびある時点で参照され
ているエレメントを記憶する使用イベント記憶手段と、
前記発生イベント記憶手段および前記使用エレメント記
憶手段に重複して記憶されているエレメントを含む機能
記述文を前記機能記述文記憶手段から抽出する機能記述
文抽出手段とを備えたものである。
(作 用) 本発明の設計支援装置では、発生イベント記憶手段に、
あるクロックタイムにイベントが発生するエレメントが
記憶され、使用イベント記憶手段に信号値がセットされ
るエレメントおよびある時点で参照されているエレメン
トが記憶され、機能記述文抽出手段が前記発生イベント
記憶手段および前記使用エレメント記憶手段に重複して
記憶されているエレメントを含む機能記述文を機能記述
文記憶手段から抽出し、ここで抽出された機能記述文の
みをデバッグの対象として前記表示手段に表示させるの
で、デバッグの対象となる機能記述文の絶対数が大幅に
削減される。
本発明は、あるクロックタイムにおいてイベントが発生
するエレメントを含む機能記述文の数は、全体の20〜
30%程度であることに着目したものである。
(実施例) 以下、本発明の実施例の詳細を図面に基づいて説明する
第1図は本発明の一実施例の構成を示すブロック図であ
る。
同図において1はシステム全体の動作をコントロールす
るCPU、2は機能記述文や機能シミュレーション結果
を記憶するメモリ、3はキーボード4やマウス5等の入
力装置をコントロールする入力装置コントローラ、6は
CRTディスプレイ7における表示をコントロールする
CRTコントローラ、8はデバッグ中の機能記述文にお
いて、値がセットされているエレメントおよびある時点
で参照されているエレメントを記憶する使用エレメント
記1!!装置、9はデバッグしたいクロックタイムにお
いて、イベントの発生したエレメントを記憶する発生イ
ベント記憶装置、10はイベントが発生したエレメント
を含む機能記述文を抽出する機能記述文抽出装置である
また第2図はCRT7の表示の一例を示す図であり、図
中7aはデバッグを行なっている機能記述文とその中で
使われているエレメントの値を表示するデバッグ文表示
ウィーンドウ、7bは値を参照されているエレメントを
含む機能記述文を表示する前段機能記述表示ウィンドウ
、7Cは値がセットされているエレメントを含む機能記
述文を表示する次段機能記述表示ウィンドウである。
さらに第3図は発生イベント記憶装置9にセットされて
いる情報を説明する図である。
この図から分るように、発生イベント記憶装置9には、
デバッグしたいクロックタイムにおいてイベントの発生
したエレメントを示す情報が格納されている。
なお第4図はメモリ2に記憶されている機能記達文の一
例を示す図である。
この図から分るようにメモリ2には、主に[■F−TH
ENJ形式で表現された多数の機能記述文が格納されて
いる。
第5図は使用エレメント記憶装置8にセットされている
情報を説明する図である。
使用エレメント記憶装置8には、デバッグを行なってい
る機能記述文において、値がセットされるエレメント(
式の左辺>88と、デバッグを行なっている機能記述文
において値が参照されるエレメント(式の6辺および条
件式のエレメント)8bとが格納されている。
以下、これらの図および第6図に示した流れ図に従って
本実施例の動作について説明する。
まず機能シミュレーションを行ない、各クロックタイム
ごとにイベントが発生したエレメントと、すべてのエレ
メントの信号値とをメモリ2に記憶させる(ステップA
)。
機能シミュレーションの終了後、不具合な部分のデバッ
グを行なうため、デバッグしたいクロックタイムをセッ
トする(ステップB)。
するとそのクロックタイムでイベントの発生したエレメ
ントが発生イベント記憶装置9にセットされる(ステッ
プC1第3図参照)。
次にCRT7上のデパック文表示ウィンドウ(第2図、
7a)に示されている機能記述文において、セットおよ
び参照されているエレメントを使用エレメント記憶装置
8にセットする(ステップD)。
なお第2図においてセットエレメントはBとD1参照エ
レメントはAとCとEである(第5図)。
そして機能記述文抽出装置10は、使用エレメント記憶
装置8と発生イベント記憶装置9との両方にセットされ
ているエレメントを含んでいる機能記述文を抽出し、そ
のエレメントがセットエレメント(第5図、Sa>なら
ばCRTT上の次段機能記述表示ウィンドウ7Cに表示
しくステップE)、参照エレメント(第5図、8b)な
らばCRTV上の前段機能記述表示ウィンドウ7bに表
示する(ステップF)。
また別のクロックタイムにおけるデバッグを行なう場合
には、新たなりロックタイムをセットし直し、最初のプ
ロセスに戻る(ステップG)。
なお同じクロックタイムでデバッグを続行する場合には
、次にデバッグしたい機能記述を前段機能記述表示ウィ
ンドウ7bまたは次段機能記述表示ウィンドウ7C中か
らマウス等でカーソルを移動することによって選択する
(ステップト1)。
選択された機能記述文をデバッグ文表示ウィンドウ7a
に表示させ(ステップI)、ざらに選択された機能記述
文で使用しているエレメントの値を表示させる(ステッ
プJ)。
そして発生イベント記憶装置9にセットされているエレ
メントには下線を引き、最初に戻る。
かくして本実施例によれば、イベントが発生したエレメ
ントを記憶装置に記憶させておき、そのエレメントを含
む機能記述文のみをデバッグの対象とするので、デバッ
グの対象となる機能記述文の絶対数が大幅に少なくなる
なお本発明の設計支援装置はLSIの設計に限らず、他
の装置および回路の設計に幅広く用いることができる。
[発明の効果] 以上説明したように本発明の設計支援装置は、イベント
が発生したエレメントを記憶装置に記憶させておき、そ
のエレメントを含む機能記述のみをデバッグの対象とす
るので、機能設計レベルのシミュレーションを行なった
後、デバッグすべきステートメントが発生した場合でも
、そのデバッグ作業を極めて容易に行なうことができる
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は同実施例におけるCRTの表示の一例を示す図、
第3図は同実施例における発生イベント記憶装置にセッ
トされている情報を説明する図、第4図は同実施例にお
けるメモリに記憶されている機能記述文の一例を示す図
、第5図は同実施例における使用エレメント記ff!装
置にセットされている情報を説明する、第6図は同実施
例の動作を示す流れ図である。 1・・・・・・・・・CPU 2・・・・・・・・・メモリ 3・・・・・・・・・入力装置コントローラ4・・・・
・・・・・キーボード 5・・・・・・・・・マウス 6・・・・・・・・・CRTコントローラ7・・・・・
・・・・CRT 8・・・・・・・・・使用エレメント記憶装置9・・・
・・・・・・発生イベント記憶装置10・・・・・・・
・・機能記述文抽出装置出願人      株式会社 
東芝 代理人 弁理士  須 山 佐 − 第1 図 第2 j二゛。 貝5薯 第6図

Claims (1)

    【特許請求の範囲】
  1. (1)所定のエレメントを含む複数の機能記述文を記憶
    する機能記述文記憶手段と、前記機能記述文を表示する
    表示手段と、あるクロックタイムにおいてイベントが発
    生する前記エレメントを記憶する発生イベント記憶手段
    と、信号値がセットされるエレメントおよびある時点で
    参照されているエレメントを記憶する使用イベント記憶
    手段と、前記発生イベント記憶手段および前記使用エレ
    メント記憶手段に重複して記憶されているエレメントを
    含む機能記述文を前記機能記述文記憶手段から抽出する
    機能記述文抽出手段とを備え、前記機能記述文抽出手段
    により抽出された機能記述文のみをデバッグの対象とし
    て前記表示手段に表示させるように構成したことを特徴
    とする設計支援装置。
JP62021297A 1987-01-31 1987-01-31 設計支援装置 Pending JPS63188268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62021297A JPS63188268A (ja) 1987-01-31 1987-01-31 設計支援装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62021297A JPS63188268A (ja) 1987-01-31 1987-01-31 設計支援装置

Publications (1)

Publication Number Publication Date
JPS63188268A true JPS63188268A (ja) 1988-08-03

Family

ID=12051209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62021297A Pending JPS63188268A (ja) 1987-01-31 1987-01-31 設計支援装置

Country Status (1)

Country Link
JP (1) JPS63188268A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152794A (ja) * 1993-11-29 1995-06-16 Nec Corp 論理シミュレータ
US8656965B2 (en) 2010-03-17 2014-02-25 Akebono Brake Industry Co., Ltd. Bleeder plug

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152794A (ja) * 1993-11-29 1995-06-16 Nec Corp 論理シミュレータ
US8656965B2 (en) 2010-03-17 2014-02-25 Akebono Brake Industry Co., Ltd. Bleeder plug

Similar Documents

Publication Publication Date Title
EP0785510B1 (en) Program debugging system for debugging a program having a graphical user interface
US7990375B2 (en) Virtual view schematic editor
JP4395761B2 (ja) プログラムテスト支援装置およびその方法
JPH03257671A (ja) 設計取り込みシステム
US20140005999A1 (en) Test bench transaction synchronization in a debugging environment
US20160357890A1 (en) Verification Log Analysis
US7331039B1 (en) Method for graphically displaying hardware performance simulators
JPS63188268A (ja) 設計支援装置
JP6036089B2 (ja) データ遷移トレース装置、データ遷移トレース方法、及び、データ遷移トレースプログラム
US10094875B1 (en) Methods, systems, and articles of manufacture for graph-driven verification and debugging of an electronic design
JPWO2020213129A1 (ja) デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム
JP2004145670A (ja) テストベンチ生成方法、テストベンチ生成装置、及びコンピュータプログラム
JPS59117660A (ja) シミユレ−シヨン状態復元処理方式
JP2006202102A (ja) シミュレーション装置
US20150026652A1 (en) System, method, and computer program product for correlating transactions within a simulation of a hardware platform for post-simulation debugging
US8479167B1 (en) Detecting indexing errors in declarative languages
US8522210B1 (en) Detecting indexing errors in declarative languages
JP2022144829A (ja) データ修正方法およびデータ修正プログラム
JPH03196270A (ja) 論理シミユレーシヨン結果表示装置
JPH01307837A (ja) Mpuシミュレーション方法及びmpuシミュレータ
JPH0778195A (ja) 回路設計cadにおけるデータ更新方式
JP2005227958A (ja) シミュレーション解析システム、アクセラレータ装置及びエミュレータ装置
JPH0324639A (ja) プログラム理解支援方法
US6618838B1 (en) Method and apparatus for processing an output of a design tool
JP2001043110A (ja) プログラムのデバッグ方法