JPWO2020213129A1 - デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム - Google Patents
デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム Download PDFInfo
- Publication number
- JPWO2020213129A1 JPWO2020213129A1 JP2019551407A JP2019551407A JPWO2020213129A1 JP WO2020213129 A1 JPWO2020213129 A1 JP WO2020213129A1 JP 2019551407 A JP2019551407 A JP 2019551407A JP 2019551407 A JP2019551407 A JP 2019551407A JP WO2020213129 A1 JPWO2020213129 A1 JP WO2020213129A1
- Authority
- JP
- Japan
- Prior art keywords
- result
- value
- factor
- devices
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000000284 extract Substances 0.000 claims abstract description 45
- 238000000605 extraction Methods 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
- G06F11/362—Debugging of software
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/323—Visualisation of programs or trace data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Hardware Design (AREA)
- Data Mining & Analysis (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Debugging And Monitoring (AREA)
Abstract
Description
図1は、実施の形態にかかるデバッグ支援装置を備えたプログラム作成装置の構成を示す図である。プログラム作成装置100は、ラダープログラム等のシーケンスプログラムを作成、編集、およびデバッグ支援する装置であり、プログラム作成部30、デバッグ支援装置10、およびプログラム記憶部20を備えている。
要因デバイス:他のデバイス(結果デバイス)の値を決定させる要因となるデバイス。
結果デバイス:他のデバイス(要因デバイス)によって値が決定されるデバイス。結果デバイスは、別の結果デバイスの要因デバイスになる場合がある。
ルートデバイス:結果デバイスのうち、シーケンスプログラムの中の全ての結果デバイスの要因デバイスとならないデバイス。すなわち、ルートデバイスは、結果デバイスのうち要因デバイスとならないデバイスである。
回路ブロック:シーケンスプログラムの構成要素。回路ブロックは、複数または単一の回路要素と、接続線とで構成される。1つの回路ブロックは、左母線と右母線の間を回路要素と1つの接続線とで繋げた範囲である。
グループ:シーケンスプログラムを構成するデバイスのうち、ルートデバイスと、当該ルートデバイスの値を決定する全ての要因デバイスとで構成される。
レベル:回路ブロックを構成するデバイス。ルートデバイスおよび要因デバイスを含む回路ブロックに対し、回路ブロック毎に1つのレベルが割り当てられる。
レベル番号:レベルの番号。レベル番号は、グループの構成に用いられた回路ブロックを特定(識別)する識別子である。ルートデバイスを含む回路ブロックからの階層が遠い回路ブロックほどレベル番号は大きくなる。
階層表示:要因デバイスと結果デバイスとの依存関係を視覚的に認識できる表示。各デバイスは、レベル番号毎に分けて階層表示される。
Claims (9)
- 複数のデバイスを含んだ回路ブロックを有するシーケンスプログラムから、他のデバイスの値を決定させる要因となる要因デバイスと、前記要因デバイスによって値が決定される結果デバイスとの対応関係に基づいて、前記結果デバイスを抽出する結果デバイス抽出部と、
前記結果デバイスの値を決定する全ての要因デバイスを検索し、関連デバイスとして抽出する関連デバイス検索部と、
前記結果デバイスと、前記結果デバイスの値と、前記関連デバイスと、前記関連デバイスの値とを対応付けしたグループの情報であるグループ情報を表示装置に出力する表示制御部と、
を備えることを特徴とするデバッグ支援装置。 - 前記対応関係および前記グループ情報に基づいて、前記結果デバイスおよび前記関連デバイスを階層表示するための情報を作成する階層情報作成部をさらに備え、
前記表示制御部は、前記階層表示するための情報を前記表示装置に出力する、
ことを特徴とする請求項1に記載のデバッグ支援装置。 - 前記表示制御部は、前記表示装置に表示させている前記結果デバイスおよび前記関連デバイスを、ユーザからの指示に従って、グループ単位で検索して表示する、
ことを特徴とする請求項1または2に記載のデバッグ支援装置。 - 前記関連デバイス検索部は、前記グループの構成に用いられた各回路ブロックに、前記回路ブロックの処理順に対応する情報であるレベルを設定し、
前記表示制御部は、前記表示装置に表示させている前記結果デバイスおよび前記関連デバイスを、ユーザからの指示に従って、レベル単位で検索して表示する、
ことを特徴とする請求項1から3の何れか1つに記載のデバッグ支援装置。 - 前記結果デバイス抽出部は、前記結果デバイスのうち、前記シーケンスプログラムの中の全ての結果デバイスに対して要因デバイスとならないデバイスであるルートデバイスを抽出し、
前記関連デバイス検索部は、前記ルートデバイスの値を決定する全ての要因デバイスを検索し、前記関連デバイスとして抽出し、
前記グループ情報では、前記ルートデバイスと、前記ルートデバイスの値と、前記関連デバイスと、前記関連デバイスの値とが対応付けされている、
ことを特徴とする請求項1に記載のデバッグ支援装置。 - 前記結果デバイス抽出部は、抽出対象のルートデバイスを出力デバイスとする、
ことを特徴とする請求項5に記載のデバッグ支援装置。 - 前記階層情報作成部は、出力デバイスに処理が近い要因デバイスほど上方に位置するよう、前記結果デバイスおよび前記関連デバイスを階層表示する、
ことを特徴とする請求項2に記載のデバッグ支援装置。 - 複数のデバイスを含んだ回路ブロックを有するシーケンスプログラムから、他のデバイスの値を決定させる要因となる要因デバイスと、前記要因デバイスによって値が決定される結果デバイスとの対応関係に基づいて、前記結果デバイスを抽出する結果デバイス抽出ステップと、
前記結果デバイスの値を決定する全ての要因デバイスを検索し、関連デバイスとして抽出する関連デバイス検索ステップと、
前記結果デバイスと、前記結果デバイスの値と、前記関連デバイスと、前記関連デバイスの値とを対応付けしたグループの情報であるグループ情報を表示装置に出力する表示制御ステップと、
前記表示装置が、前記グループ情報を表示する表示ステップと、
を含むことを特徴とするデバッグ支援方法。 - 複数のデバイスを含んだ回路ブロックを有するシーケンスプログラムから、他のデバイスの値を決定させる要因となる要因デバイスと、前記要因デバイスによって値が決定される結果デバイスとの対応関係に基づいて、前記結果デバイスを抽出する結果デバイス抽出ステップと、
前記結果デバイスの値を決定する全ての要因デバイスを検索し、関連デバイスとして抽出する関連デバイス検索ステップと、
前記結果デバイスと、前記結果デバイスの値と、前記関連デバイスと、前記関連デバイスの値とを対応付けしたグループの情報であるグループ情報を表示装置に出力する表示制御ステップと、
をコンピュータに実行させることを特徴とするデバッグ支援プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/016661 WO2020213129A1 (ja) | 2019-04-18 | 2019-04-18 | デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6664562B1 JP6664562B1 (ja) | 2020-03-13 |
JPWO2020213129A1 true JPWO2020213129A1 (ja) | 2021-04-30 |
Family
ID=70000319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019551407A Active JP6664562B1 (ja) | 2019-04-18 | 2019-04-18 | デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US11300612B2 (ja) |
JP (1) | JP6664562B1 (ja) |
CN (1) | CN113711142B (ja) |
WO (1) | WO2020213129A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022049724A1 (ja) * | 2020-09-04 | 2022-03-10 | 三菱電機株式会社 | プログラム作成支援プログラム、プログラム作成支援装置、およびプログラム作成支援方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5153620A (ja) * | 1974-11-06 | 1976-05-12 | Unyusho Kowan Gijutsu Kenkyush | Ryutaiatsuryokunyoru shinshukuhoosu |
JPS5293791A (en) * | 1976-02-02 | 1977-08-06 | Sangyo Kagaku Kenkyu Kyokai | Preparation of acylamides |
JPH1049206A (ja) | 1996-07-31 | 1998-02-20 | Kobe Steel Ltd | シーケンスプログラム作成装置 |
CN101441645B (zh) * | 2007-11-23 | 2016-09-28 | 财团法人工业技术研究院 | 技术数据分析的系统与方法 |
CN102317877B (zh) * | 2009-02-18 | 2014-07-09 | 三菱电机株式会社 | 程序分析支援装置 |
JP5762154B2 (ja) * | 2011-06-08 | 2015-08-12 | 三菱電機株式会社 | 情報処理装置及び情報処理方法及びプログラム |
WO2013145105A1 (ja) * | 2012-03-26 | 2013-10-03 | 三菱電機株式会社 | シーケンスプログラムデバッグ支援装置 |
US20140304551A1 (en) | 2012-12-17 | 2014-10-09 | Mitsubishi Electric Corporation | Program analysis supporting device and control device |
WO2016194099A1 (ja) * | 2015-06-01 | 2016-12-08 | 三菱電機株式会社 | デバッグ装置、デバッグ方法及びデバッグプログラム |
CN107835964B (zh) * | 2015-06-24 | 2020-09-11 | 西门子公司 | 控制情境化以及关于控制的推理 |
-
2019
- 2019-04-18 JP JP2019551407A patent/JP6664562B1/ja active Active
- 2019-04-18 CN CN201980095390.6A patent/CN113711142B/zh active Active
- 2019-04-18 US US17/429,634 patent/US11300612B2/en active Active
- 2019-04-18 WO PCT/JP2019/016661 patent/WO2020213129A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP6664562B1 (ja) | 2020-03-13 |
US11300612B2 (en) | 2022-04-12 |
WO2020213129A1 (ja) | 2020-10-22 |
CN113711142A (zh) | 2021-11-26 |
US20220043060A1 (en) | 2022-02-10 |
CN113711142B (zh) | 2022-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9626160B2 (en) | Sequence-program-component creation program and sequence-program-component creation device | |
US10769049B2 (en) | Debugging support apparatus and debugging support method | |
US20080162104A1 (en) | Simulation data creation supporting device | |
WO2020213129A1 (ja) | デバッグ支援装置、デバッグ支援方法、デバッグ支援プログラム | |
JPWO2018062465A1 (ja) | プログラム開発支援装置、プログラム開発支援方法、および、プログラム開発支援プログラム | |
JP2008165324A (ja) | プログラム作成支援装置 | |
JPWO2014167622A1 (ja) | プログラム編集装置、プログラム編集方法およびプログラム編集プログラム | |
JP6618642B1 (ja) | プログラム実行支援装置、プログラム実行支援方法、およびプログラム実行支援プログラム | |
JP2012113502A (ja) | 半導体集積回路の検証装置 | |
JPS59116785A (ja) | 文字・図形情報入力表示方式 | |
JPH10232886A (ja) | 回路設計支援システム | |
JP5151671B2 (ja) | 表示制御装置、表示制御方法及び表示制御プログラム | |
US20190362660A1 (en) | Engineering tool | |
JP5243302B2 (ja) | ファンクションブロック図作成装置、作成方法及び作成プログラム | |
JP2013149013A (ja) | 回路図自動作成方法 | |
JP2022122610A (ja) | 情報処理装置、情報処理システム、情報処理方法及びプログラム | |
JPS63188268A (ja) | 設計支援装置 | |
JPS59729A (ja) | 日本語デイスプレイ装置における表示制御方式 | |
JP2020149168A (ja) | ラダー図プログラム作成支援装置、ラダー図プログラム作成支援方法、およびラダー図プログラム作成支援プログラム | |
JPH03123974A (ja) | Cadの信号線表示方法 | |
JP2006004320A (ja) | 論理回路のシンボル表示装置 | |
JPH087240B2 (ja) | 波形表示方法 | |
JPH07295613A (ja) | 表形式回路記述生成装置とその方法 | |
JPS6051903A (ja) | プロセス制御プログラムの作成方法 | |
JPS63138466A (ja) | Cadシステムの形状デ−タ管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190917 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190917 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20191016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6664562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |