JP3416698B2

JP3416698B2 - プログラマブルコントローラ

Info

Publication number: JP3416698B2
Application number: JP30473296A
Authority: JP
Inventors: 雅則森谷
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-11-15
Filing date: 1996-11-15
Publication date: 2003-06-16
Anticipated expiration: 2016-11-15
Also published as: JPH10143211A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＦＡ分野で利用され
ているプログラマブルコントローラ（以下、ＰＣとい
う）に係り、詳しくは、ラダープログラムの命令語に対
応する単一個のバイナリコードにつき、複数個の命令語
それぞれに付随した意味解釈が成り立つ制御システムを
構成するＰＣに関する。

【０００２】

【従来の技術】従来から、ＰＣはシーケンス制御などの
プログラム制御方式における中核的な電子機器として使
用されているが、このＰＣにおいては、ブール代数を演
算するビット演算命令（基本命令）のみならず、加減乗
除に代表される算術演算命令や複雑な機能を実現するた
めなどの応用命令が用いられており、これらの各種命令
に対してはバイナリコードを付すことが行われている。
そして、ここでの応用命令は命令語及び付属語の複数語
部からなっており、付属語はレジスタといわれるバイト
アドレスや定数などの形で存在するのが一般的である。
また、このＰＣでは、演算処理時に使用されるメモリの
大容量化や、処理速度の向上を実現すべくＣＰＵの処理
しうるビット幅を拡大することが図られており、高速化
への要求やメモリの大容量化に伴ってマイクロプロセッ
サのデータ幅も８ビットから１６ビットへ、さらに、３
２ビットヘと拡大している。

【０００３】ところで、このような状況の中、ラダープ
ログラムの命令語については、本来ならば１語当たりの
ビット幅を拡大して対処すべきであるが、過去の製品と
の互換性や周辺装置までを含めた開発効率の点から、従
来通りの命令語と同じサイズのビット幅や、上位互換性
のあるビット構成を採用することが行われている。その
ため、命令語、特に、応用命令の付属語においては、単
一個のバイナリコードに基づいて複数の意味解釈が成り
立つ結果を招くことになっている。すなわち、例えば、
命令語のビット幅が１６ビットコードである際の０００
０（１６進数）は、図８で示すように、アドレッシング
としてリレー（ビット）を用いる場合の基本命令ＳＴＲ
０００００であると同時に、アドレッシングとしてレジ
スタ（バイト）を用いる場合の応用命令のレジスタアド
レス、さらには、４桁のＢＣＤ定数としても意味解釈さ
れることになっている。

【０００４】そして、このような不都合を解消するため
には、数ビットを追加したうえ、追加されたビットによ
ってリレーやレジスタなどの区別、あるいはまた、命令
語であるか付属語であるかの区別を明らかにすることが
考えられる。しかしながら、このような方法を採用した
際には、やはり過去の製品との互換性や新規のビットに
対応すべく周辺装置までを含めた開発効率が問題となる
ため、実現されていないのが現状である。したがって、
現状下においては、命令語の読み出しタイミング毎に、
指定された命令語の前後における数ビット分の命令語を
参照したうえ、指定された命令語の意味をいかに解釈す
べきかを決定することが行われている。

【０００５】すなわち、このような方法のうちの第１
は、プログラムの先頭が必ず命令語から始まることを前
提とし、プログラムの先頭においては唯一の解釈のみが
存在することに基づいたうえ、先頭部分以後についての
逐次解釈を実行することによって目的とする命令語の意
味解釈を決定する方法であり、この方法に酷似した例と
しては特開平６−２７４３６８号公報に記載された技術
が挙げられる。また、第２の方法として、目的とする命
令語の意味解釈がただ１つしか成立しないところまでプ
ログラムを溯りながらの意味解釈を試みることも実行さ
れている。

【０００６】

【発明が解決しようとする課題】ところで、前記従来の
方法を採用したうえで命令語の意味解釈を行う際には、
つぎのような不都合が生じることになっていた。すなわ
ち、まず、第１の方法では、プログラムの先頭部分を解
釈するのに要する処理時間が短くて済むものの、プログ
ラムの後尾部分の解釈決定に要する処理時間が膨大とな
る結果、全体としての処理時間が多大となる。また、第
２の方法を採用した場合には、第１の方法よりも一般的
には処理時間が少なくて済むことになるが、アルゴリズ
ムが複雑を極めるため、プログラム容量が膨大となるば
かりか、命令語の追加に伴う修正や他機種への移植が困
難という不都合が生じる。

【０００７】一方、前記従来の方法における命令語の意
味解釈をＰＣではなくて周辺装置によって実行すること
も考えられるが、このような方法を採用した際には、前
後の命令語を解析する必要があり、また、読み出した命
令語の意味解釈を一義的に決定しようにも目的とする命
令語の前後に対して読み出しコマンドを再発行しなけれ
ばならないため、やはり多大の処理時間を要することに
なってしまう。すなわち、いずれにしても従来の方法を
採用したのでは、命令の意味解釈を補助するための専用
ソフトウェアが必要となり、かつ、この専用ソフトウェ
アの内容が複雑多岐にわたるため、処理時間が多大とな
ることが避けられず、高速性が要求されるＰＣにとって
の大きな欠点を露呈することになっていた。

【０００８】本発明は、このような不都合に鑑みて創案
されたものであって、単一個のバイナリコードに対応す
る命令語であっても個々の命令語に付随した意味解釈を
誤りなく行うことが可能なＰＣの提供を目的としてい
る。

【０００９】

【課題を解決するための手段】本発明の請求項１に係る
ＰＣは、ラダープログラムの命令語に対応する単一個の
バイナリコードについては複数個の命令語それぞれに付
随した意味解釈が成り立つ制御システムを構成するもの
であって、周辺装置からメモリへと命令語が書き込まれ
た際には、書き込まれた命令語に付随した意味解釈の補
助情報を命令語と共通のメモリ内に格納するとともに、
周辺装置によって命令語がメモリから読み出される際に
は、意味解釈の補助情報を命令語と同時に送出すること
を特長としている。そして、請求項２に係るＰＣは、命
令語が書き込み及び読み出しされるメモリに対し、命令
語に付随した意味解釈の補助情報を格納して保存する補
助情報格納エリアが設けられていることを特長とするも
のである。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。

【００１１】図１は本実施の形態に係るＰＣ及び周辺装
置の概略構成を示すブロック図であり、この図における
符号１はＰＣ、２は周辺装置を示している。そして、図
２は命令種類及び補助情報の関係を示す説明図、図３は
プログラム及び補助情報の格納状態を示す説明図であ
り、図３においてはラダープログラムの命令語とバイナ
リコードとの関係及び補助情報と意味解釈との関係が示
されている。また、図４は書き込みコマンドの一例を示
す説明図、図５は読み出しコマンドの一例を示す説明図
であり、図６は書き込みコマンドの処理を示すフローチ
ャート、図７は読み出しコマンドの処理を示すフローチ
ャートである。

【００１２】本実施の形態に係るＰＣ１は、ＣＰＵ３
と、プログラムメモリ４と、通信インターフェイス５と
を備えており、命令語を含むラダープログラムが書き込
み及び読み出しされるプログラムメモリ４には、単一個
のバイナリコードに対応する命令語それぞれの意味解釈
を補助すべく各命令語に付与される補助情報を、命令語
のそれぞれと対応した番地に格納して保存するための補
助情報格納エリア６が設けられている。なお、これらの
補助情報は、プログラムの変更時に生成されたり周辺装
置２からの通信コマンド（後述する）とともに与えられ
たりするものであり、この際における命令種類及び補助
情報は図２で例示した関係を有し、かつ、プログラム及
び補助情報は図３で例示するような状態としなったうえ
でプログラムメモリ４及び補助情報格納エリア６内に格
納されている。また、ここでのＣＰＵ３は、利用者（ユ
ーザ）によって作成されたラダープログラムによる演算
処理を実行し、かつ、その演算結果を格納するととも
に、周辺装置２からの要求に応じてプログラムメモリ４
との間でラダープログラムの書き込み及び読み出しを実
行するものとなっている。

【００１３】さらに、周辺装置２は、外部からの情報入
力手段であるキーボード７と、外部への情報出力手段で
あるディスプレイなどの表示部８と、通信インターフェ
イス９とを備えており、ＰＣ１及び周辺装置２は、通信
インターフェイス５，９同士を接続してなる通信用ケー
ブル１０を介したうえでの通信を行うことになってい
る。そして、この周辺装置２は、キーボード７を通じて
利用者から指示されたキーシーケンスを解釈したうえで
表示部８の表示内容を更新するとともに、必要な場合に
はＰＣ１に向かって書き込みまたは読み出しを指示する
ための通信コマンドを発行することになっており、書き
込みコマンドは図４で例示するような構造を有し、か
つ、読み出しコマンドは図５で例示するような構造を有
している。

【００１４】すなわち、本実施の形態に係るＰＣ１及び
周辺装置２でもって構成された制御システムにおいて
は、周辺装置２からプログラムメモリ４へと命令語が書
き込まれた際には、書き込まれた命令語に付随した意味
解釈の補助情報を命令語と共通に設けられた補助情報格
納エリア６内に格納しておき、周辺装置２によって命令
語がプログラムメモリ４から読み出される際には、補助
情報格納エリア６内に格納されている意味解釈の補助情
報を命令語と同時に送出することが行われる。

【００１５】つぎに、本実施の形態における書き込みコ
マンドの処理手順を、図６で示したフローチャートに基
づいて説明する。

【００１６】まず、周辺装置２からＰＣ１に対して書き
込みコマンドが発行されると、ＣＰＵ３は書き込みコマ
ンドのフォーマットをチェックし（ステップＳ１）、書
き込みコマンド内の指定されたアドレスから命令語及び
付随した補助情報を読み出したうえ（ステップＳ２）、
命令語のアドレスに対応する補助情報格納エリア６内か
ら補助情報を読み出す（ステップＳ３）。そして、命令
語の書き込みが可能であるか否かとともに、読み出した
補助情報に基づいたうえで新たな補助情報の書き込みが
可能であるか否かをチェックし（ステップＳ４）、可能
ならばプログラムメモリ４に対して命令語を書き込むと
ともに、補助情報格納エリア６に対して補助情報を書き
込むことを実行する（ステップＳ５）。さらに、送信バ
ッファに対してレスポンス情報を書き込んだ後（ステッ
プＳ６）、周辺装置２に対するレスポンス情報の送信を
開始する（ステップＳ７）。なお、この際、補助情報を
初期すべく周辺装置２のプログラムが消去されたとき、
つまり、ＮＯＰ命令に書き換えられたときには、補助情
報もＮＯＰ命令に対応するコードとして書き換えられる
ことになる。

【００１７】引き続き、本実施の形態における読み出し
コマンドの処理手順を、図７で示したフローチャートに
基づいて説明する。まず、周辺装置２からＰＣ１に対し
て読み出しコマンドが発行されると、ＣＰＵ３は読み出
しコマンドのフォーマットをチェックし（ステップ１
１）、読み出しコマンドによって指定されたアドレスの
プログラムメモリ４から命令語を読み出すと同時に、補
助情報格納エリア６内の指定されたアドレスから補助情
報を読み出す（ステップ１２）。そして、読み出された
命令語及び補助情報をレスポンス情報が格納される送信
バッファに書き込んだうえ（ステップ１３）、周辺装置
２に対する命令語及び補助情報の送信を開始する（ステ
ップＳ１４）。すなわち、この実施の形態に係る制御シ
ステムを構成するＰＣ１においては、単一個のバイナリ
コードが対応する複数の命令語それぞれがプログラムメ
モリ４内に格納され、かつ、書き込まれた命令語のそれ
ぞれに付随した意味解釈の補助情報も補助情報格納エリ
ア６内に格納されることになっており、周辺装置２によ
って命令語がプログラムメモリ４から読み出される際に
は、補助情報格納エリア６内に格納されていた意味解釈
の補助情報も命令語と同時に周辺装置２へと送出される
ことになっている。

【００１８】

【発明の効果】以上説明したように、本発明に係るＰＣ
によれば、ラダープログラムの命令語に対応する単一個
のバイナリコードにつき、複数個の命令語それぞれに付
随した意味解釈が成り立つ制御システムであっても、読
み出された命令語に対しては、その意味解釈を補助する
ための補助情報が常に付随している。したがって、単一
個のバイナリコードに対応する命令語であっても、個々
の命令語に付随している意味解釈を誤りなく容易かつ短
い処理時間のうちに行うことができるという効果が得ら
れる。

【図面の簡単な説明】

【図１】本実施の形態に係るＰＣ及び周辺装置の概略構
成を示すブロック図である。

【図２】本実施の形態に係る命令種類及び補助情報の関
係を示す説明図である。

【図３】本実施の形態に係るプログラム及び補助情報の
格納状態を示す説明図である。

【図４】本実施の形態に係る書き込みコマンドの一例を
示す説明図である。

【図５】本実施の形態に係る読み出しコマンドの一例を
示す説明図である。

【図６】本実施の形態に係る書き込みコマンドの処理を
示すフローチャートである。

【図７】本実施の形態に係る読み出しコマンドの処理を
示すフローチャートである。

【図８】従来の形態に係るプログラムと補助情報との格
納状態を示す説明図である。

【符号の説明】

１ＰＣ（プログラマブルコントローラ）２周辺装置４プログラムメモリ（メモリ）６補助情報格納エリア

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭63−88641（ＪＰ，Ａ) 特開昭63−111534（ＪＰ，Ａ) 特開平６−274368（ＪＰ，Ａ) 特開平２−144702（ＪＰ，Ａ) 特公平７−31528（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05B 19/02 - 19/05

Claims

(57)【特許請求の範囲】

【請求項１】ラダープログラムの命令語に対応する単一
個のバイナリコードについては複数個の命令語それぞれ
に付随した意味解釈が成り立つ制御システムを構成する
プログラマブルコントローラであって、周辺装置からメモリへと命令語が書き込まれた際には、
書き込まれた命令語に付随した意味解釈の補助情報を命
令語と共通のメモリ内に格納するとともに、周辺装置に
よって命令語がメモリから読み出される際には、意味解
釈の補助情報を命令語と同時に送出することを特長とす
るプログラマブルコントローラ。
【請求項２】請求項１記載のプログラマブルコントロー
ラであって、命令語が書き込み及び読み出しされるメモリには、命令
語に付随した意味解釈の補助情報を格納して保存する補
助情報格納エリアが設けられていることを特長とするプ
ログラマブルコントローラ。