JPS5935458B2 - 未定義ラインナンバ出力方式 - Google Patents

Description

【発明の詳細な説明】 この発明はラインナンバを参照してプログラム処理を逐
次実行する計算機システムに用いられる未定義ラインナ
ンバ出力方式に関する。

一般にＢＡＳＩＣ等の言語システムを用いる計算機に於
いては、ラインナンバとステートメントを対にしてプロ
グラミングするものであり、その実行に際してはライン
ナンバ（行番号）の昇べき順に従つてそのラインナンバ
に伴うステートメントの処理を順次実行しており、その
実行中に於いて未定義のラインナンバ即ちラインナンバ
のみが設定されそれに対するステートメントが設定され
ていないものが現われると、そのラインナンバに伴うス
テーートメントの処理が実行不可能となり、従つてその
時点で処理が中断されてしまう。

そこでプログラムデバッグ作業に於いて未定義ラインナ
ンバの検索が必要となるが、従来では、分岐ステートメ
ント中に設定されている分岐先ラインナンバを見つけ出
し、この分岐先ラインナンバが組み込まれているか否か
、及びこのラインナンバが所定のステートメントを伴な
つているか否かを全てチェックしなければならなかつた
。一般に、ブログラミスグ作業に於ては分岐ステートメ
ントを巧みに使用することによつて非常に効率の良いプ
ログラムを組むことが出来、分岐ステートメントによつ
て分岐する方向、即ちラインナンバの少ない方向あるい
は多い方向は不定で、それが複雑に人り組んで使用され
るものである。従つて、上述した如くの従来のチェック
では、分岐ステートメントがある毎にラインナンバの少
い方あるいは多い方のラインナンバのチェックをしなけ
ればならず、未定義ラインナンバの検索に多大の労力及
び時間を費さすこととなり、デバッグ作業の能率低下を
招く大きな要因となつていた。一方、近年誰でもが簡単
に使用し得ることを目的とした所謂′々−ソナルコンピ
ユータ（簡易型コンピュータ）が実用化されているが、
この種コンピュータは専門のプログラマがプログラミン
グすることに限られない為、分岐ステートメントに設定
された分岐先ラインナンバが組み込まれないというプロ
グラムミスを起す可能性が大であり、この様なプログラ
ムミス即ち一連のプログラム中に未定義ラインナンバが
存在することを容易にしかも確実にチェック可能なシス
テムの開発が望まれ、ていた。この発明は上記実情に鑑
みなされたもので、設定されたプログラム情報と共に未
定義ラインアンバをも容易に判読できる形態で認識表示
せしめることのできる未定義ラインナンバ出力方式を提
供することを目的とする。

以下図面を参照してこの発明の一実施例を説明する。

第１図は計算機システム全体の構成を示すもので、図中
１１はＣＰＵ（中央処理装置）、１２はこのＣＰＵｌｌ
によりアクセス制御されるメインメモ１１３は上記ＣＰ
Ｕｌｌと各種の１／０（入出力）デイバイスとの間のン
２−タ授受を可能ならしめる１／０ポート部、１４乃至
１７はこの１／０ポート部１３にインターフエイス接続
された１／０デイバイスであり、１４はプリンタ（以下
ＰＴＲと呼称する）、１５はＣＲＴデイスプレイ装置（
以下ＤＩＳＰと呼称する）、１６はキーボード装置、１
７は力セツト式磁気テープ記憶装置（以下ＣＭＴと呼称
する）である。而して上記ＣＰＵｌｌは１０１乃至１１
０の各機能部が有機的に結合されてハードウエアを構成
するもので、演算処理に供される各種のデータを選択出
力制御するマルチプレクサ（以下ＭＰＸと呼称する）１
０１、このＭＰＸｌＯｌで選択出力されたデータを貯え
る一時記憶レジスタＴＡ，ＴＢｌ上記メインメモリ１２
に格納されているシステムプログラム（詳細は後述）の
アドレスを計数記憶しているアドレスカウンタＰＣｌ上
記メインメモリ１２に設けられた汎用レジスタ部として
用いられる複数組のシステムワーキングレジスタエリア
の所定組先頭番地を記憶するワーキングポインタＷＰｌ
種々の状態を記憶するステータレジスタＳＴ等のレジス
タ類１０２、このレジスタ類１０２の読出しデータと上
記マルチプレクサ１０１の選択出力データとをオペラン
ド人力とし、各種演算及びシフトを実行する演算部（以
下ＡＬＵと呼称する）１０３、１／Ｏデータバス（１／
０−ＢＵＳ）を介して上記１／Ｏポート部１３との間を
遣取りされるデータを一時記憶する１／Ｏバツフアレジ
スタ（以下１／０Ｂと呼称する）１０４、上記ＡＬＵｌ
Ｏ３より出力されるアドレスデータを一時記憶してアド
レスバス（Ａ−ＢＵＳ）に送出するアドレスバツフアレ
ジスタ（以下ＡＢと呼称すｔる）１０５、データバス（
Ｂ−ＢＵＳ）を介し上記メインメモリ１２との間で遣取
りされるリード／ライトデータを一時記憶するデータバ
ツフアレジスタ（以下ＤＢと呼称する）１０６、上記デ
ータバス（Ｄ−ＢＵＳ）を介して入力されるインストラ
クシヨンコードを記録するインストラタシヨンレジスタ
（以下１Ｒと呼称する）１０７、このＩＲｌＯ７の内容
に基づいて読出し制御される制曲］用マイクロプログラ
ムが格納されたＲＯＭｌＯ８、このＲＯＭｌＯ８の読出
しデータをデコードするインストラクシヨンデコーダ（
以下１Ｄと呼称する）１０９、外部より人力される割込
みデータを受付ける割込受付レジスタ（以下１ＲＰと呼
称する）１１０等により構成される。而して上記ＤＩｌ
Ｏ９より得られるメモリ制御系指令信号はコントロール
バス（Ｃ−ＢＵＳ）を介し、メモリイネーブル信号ＭＥ
と共にメインメモリ１２へ供給され、同じくＩＤｌＯ９
より得られるメモリデイセイブル信号ＭＥは１／Ｏ許可
信号として１／０ポート部１３の各１／０ポートＢＵＦ
−Ａ，ＢＵＦＢ，ＢＵＦ−Ｃ，ＢＵＦ−Ｄに送られる。
更に上記１Ｄ１０９より得られる演算制御用コードはＭ
ＰＸｌＯｌに送られ、ＣＰＵｌｌ内の各機能部を制御す
るための制御信号はそれぞれ固有のライン（図示せず）
を介して所定の機能部に配分される。またＰＴＲｌ４に
は、１／０−ＢＵＳおよび１／ＯポートＢＵＦ−Ａを介
して入力された印字データに基づいてキヤラクタコード
を生成するキャラクタジェネレータ２０１、プリンタ機
構部２０２、このプリンタ機構部２０２の印字制御を行
なうプリントコントローラ２０３等が設けられ、このプ
リントコントローラ２０３からはＰＴＲｌ４の状態を示
す信号がＢＵＦ−Ａに送出されている。また、ＤＩＳＰ
ｌ５には、１／ＯポートＢＵＦ−Ｂとの間で表示データ
の授受を行なうＣＲＴメモリ３０１、このＣＲＴメモリ
３０１のアドレス制（財）を行なうアドレスコントロー
ラ３０λ上記ＣＲＴメモリ３０１より読出された表示デ
ータに基づいてキヤラクタコードを生成するキャラクタ
ジェネレータ３０３、このキャラクタジェネレータ３０
３より得られるキヤラクタコードをパラレル−シリアル
変換するＰ／Ｓ変換部３０４、このＰ２／Ｓ変換部３０
４からのビデオ出力を受ける表示部（ＣＲＴ）３０５、
この表示部３０５を表示走査制御するＣＲＴドライバ３
０６、このＣＲＴドライバ３０６の出力を受け、ＣＲＴ
ドライバ３０６と上記ＣＲＴメモリ３０１およびキャラ
クタジェネレータ３０３とを同期的に動作制御せしめる
ためのＣＲＴカウンタ３０７等が設けられる。またキー
ボード装置１６にはプログラム指定を行なうための複数
のプログラム設定キーＰＫＯ〜ＰＫ９、リストキーＬＫ
ｌ実行キーＥＸＫ等を含む各種の人力キーを備えたキー
ボード４０１、このキーボード４０１の入力信号をエン
コードするエンコーダ４０２等が設けられ、このエンコ
ーダ４０２から出力するエンコード情報は、１／０ポー
トＢＵＦ−Ｃを介して１／Ｏ−ＢＵＳに出力される。更
に、ＣＭＴｌ７には、力セツトテープ５０１をドライブ
し、力セツトテープ５０１から読出された情報を増幅す
るＣＭＴドライバ５０２、このＣＭＴドライバ５０２を
制御し、ＣＭＴドライバ５０２から送出された読出しデ
ータ及びＣＭＴｌ７の状態を示す信号が１／ＯポートＢ
ＵＦ−Ｄに出力され、この１／０ポートＢＵＦ−Ｄから
は力セツトテープ５０１に書き込むべき情報を受けるＣ
ＭＴコントローラ５０３等が設けられている。而して上
記キーボード装置１６およびＣＭＴｌ７からはデータの
転送開始を知らせるための割込み信号がＣＰＵｌｌのＩ
ＲＰｌｌＯに送られる。更に、このＩＲＰｌｌＯには電
源投人に伴つて所定機能部をイニシヤライズ制御するた
めのイニシヤルセツトモジユール（ＩＳＭ）１８の信号
が供給される。また１９は上記ＣＰＵｌｌの各種タイミ
ング信号ＣＬＫを発生するクロックジェネレータ（ＣＬ
Ｋ−Ｇ）である。一方、メインメモリ１２には、コマン
ド参照テーフレレ、リスト処理ルーチンを含む割込み処
理ルーチン、エラー処理ルーチン、各種演算処理ルーチ
ン等、ハードウエアを制御するための各種固定プログラ
ムを格納するシステムプログラムエリア（以下ＳＹＳと
呼称する）と、上記キーボード装置１６で指定される複
数種のプログラム（ここでは最大Ｐ。

−Ｐ９までの１０種のプログラムを組むことができるも
のとする）の各トツプアドレスを格納するユーザプログ
ラムトツプアドレスエリア（以下ＵＰＴＡと呼称する）
と、各種のデータを保持する複数組の汎用レジスタ部（
ここではＷＡ〜ＷＨの、８個のレジスタを１組とし、そ
のうちの１組がＣＰＵｌｌ内のＷＰで指定される）とし
て用いられるシステムワーキングレジスタエリア（以′
ＦＳＷＲと呼称する）と、組込まれたプログラムのライ
ンナンバを実効アドレスと組で格納す）るラインナンバ
テーブルエリア（以下ＬＮＴと呼称する）と、各種のソ
ースプログラムデータを格納するソースプログラムエリ
ア（以下ＳＯＰと呼称する）と、ＳＯＰに設定されたソ
ースプログラムに使用される各種の情報を貯えるユーザ
ーズワーキングエリア（以下ＵＷＡと呼称する）とが割
付けられる。

また、ここでは上記ＣＰＵｌｌを１６ビツト並列演算方
式とし、取扱うキヤラクタデータを８ビツト単位構成と
して説明する。従つてＣＰＵｌｌ内の各レジスタ類１０
２（ＴＡ，ＴＢ，ＰＣ，ＷＰ，ＳＴ）並びに１／０Ｂ１
０４，ＡＢ１０５，ＤＢ１０６、アドレスバス（Ａ−Ｂ
ＵＳ）、データバス（Ｄ−ＢＵＳ）、１／Ｏデータバス
（１／０−ＢＵＳ）等は１６ビツト構成をなし、ＣＰＵ
ｌｌとメインメモリ１２およびＣＰＵｌｌと１／０バツ
フア部１３との間で遣取りされるキヤラクタデータは２
キヤラクタ単位で転送される。ここで第２図乃至第７図
を参照して作用を説明する。先ず第２図および第３図を
参照して予め用意されたプログラムをメインメモリ１２
へ格納する際の処理動作を説明すると、この際は先ずキ
ーボード装置１６のキー操作で予め作成されたプログラ
ムを順次キーインすることｉこより、このキーインされ
た情報がメインメモリ１２のＳＹＳにより制御されて、
ＣＰＵｌｌを介して順次ＤＩＳＰｌ５のＣＲＴメモリ３
０１に貯えられた後、表示部３０５によつて表示される
。而してラインナンバとこのラインナンバに伴うステー
トメントとがキーインされ、表示認識され後に実行キー
ＥＸＫを操作することにより、この表示認識されたライ
ンナンバ並びにこれに伴うステートメントがＣＲＴメモ
リ３０１より順次読出されてメインメモリ１２の所定領
域に格納される。このようにして予め作成されたプログ
ラムが順次メインメモリ１２に格納されるものである。
この際の具体的な動作例を第２図に示すプログラムに基
づいて説明すると、先ずキーボード装置１６よりライン
ナンバ「ＩＯ］の「１」がキーインされること′こより
、エンコーダ４０２からは操作されたキーに対応するキ
ーコード及びキーインされたことを示す割込み信号が出
力されて、キーコードは１／０ポート部１３の１／０ポ
ートＢＵＦ−Ｃに送られ、割込み信号はＣＰＵｌｌのＲ
ＰｌｌＯに送られる。ここで割込みマスタがかかつてい
なけれ（瓜１ＲＰ１１０に貯えられたキーインを示す割
込み信号がＭＰＸｌＯｌおよびＡＬＵｌＯ３を介してＡ
ＢｌＯ５に転送され、アドレスバス（Ａ−ＢＵＳ）に出
力される。更にこのアドレスバ７（Ａ−ＢＵＳ）のデー
タは読出しアドレスとしてメインメモリ１２に送られ、
このアドレス指定によつてメインメモＩ川２のＳＹＳよ
り、先ずキージヤツジを行なうプログラムステツプが格
納されている先頭アドレスおよびそのジヤツジを行なう
際に使用されるＳＷＲの先頭アドレスが読出される。而
してこのＳＹＳより読出されたデータはデータバス（Ｄ
ＢＵＳ）およびＭＰＸｌＯｌを介してレジスタ類１０２
のＰＣおよびＷＰに貯えられる。すなわち、キー判断の
ためのプログラム先頭アドレスがＰＣに貯えられ、その
際用いられるＳＷＲの先頭アドレス（ＷＡ）がＷＰに貯
えられる。而して以後はＰＣを順次インクリメントしな
がら操作されたキーの判定が行なわれる。すなわち、Ｐ
Ｃの内容に基づいてメインメモリ１２のＳＹＳからキー
ジヤツジのインストラクシヨンが読出されることにより
、このインストラクシヨンがデータバス（Ｄ−ＢＵＳ）
を介してＩＲｌＯ７に貯えられ、このＩＲｌＯ７の内容
に基づいてＲＯＭｌＯ８が読出し制御される。而してＲ
ＯＭｌＯ８より読出されたマイクロプログラムはＤｌＯ
９でデコ一！ドされ、このデコード出力すなわち制御指
令に基づき、先ずキーボード装置１６が接続された１／
０ポートＢＵＦ−Ｃの指定アドレスをメインメモリ１２
からＣＰＵｌｌに取込み、ＡＢｌＯ５に書き込むととも
に、メモリデイセイブル信号ＭＥを出こ力する。これに
より１／０ポート部１３の１／０ポートＢＵＦ−Ｃに貯
えられているキーコードが１／０データバス（１／０−
ＢＵＳ）に出力され、１／０Ｂ１０４に貯えられた後、
ＭＰＸｌＯｌを介してＴＡに書込まれる。次ｔここのＴ
Ａに記憶されたキーコードをＷＰで示されるメインメモ
リ１２のＳＷＲに一時記憶させて、実際のキージヤツジ
動作に人る。この際のＳＷＲへの格納はキーコードがＴ
Ａに記憶されたことによつてＰＣがインクリメントされ
、そのＰＣの内容によりメイン４メモリ１２から書込み
指定アドレス並びにメモリライトインストラクシヨンが
読出されて、そのアドレスがＡＢｌＯ５に書込まれるこ
とによつて行なわれる。この一連の動作の後にＰＣが順
次インクリメントまたはジアップして操作されたキーの
ジヤツジが行なわれる。このキージヤツジはＳＷＲに書
込まれたキーコードをＳＹＳ内に設けられたコマンド参
照テーブルを参照することによつて行なわれる。このよ
うな動作によつて操作されたキー「１」の判断がなされ
ると、次にこの判断結果に基づくＰＣのアドレスジャン
プで、キー人力データ（「１」）をＤＩＳＰｌ５に転送
するためのインストラクシヨンがＳＹＳより読出され、
これによつてＳＷＲに書き込まれたキーコード（数値「
１」のコード）が１／０Ｂ１０４に移されると、ともに
、ＤＩＳＰｌ５のボートアドレスがＡＢｌＯ５にセツト
され、更にメモリデイセイブル信号ＭＥが出力されて１
／０Ｂ１０４の内容が１Ａ）ポートＢＵＦ−Ｂに転送さ
れる。この１／０ポートＢＵＦ−Ｂに受付けられたデー
タはＤＩＳＰｌ５に取込まれてアドレスコントローラ３
０２のアドレス指定に基づきＣＲＴメモリ３０１に格納
された後、表示部３０５にて表示され、更にそのデータ
転送の後、ＣＰＵｌｌからＤＩＳＰｌ５にてアドレス歩
進信号が送られてアドレスコントローラ３０２のアドレ
ス値が１アドレス歩進制御される。このような動作が順
次繰返されてキーインされたプログラム情報が順次ＤＩ
ＳＰｌ５に転送され、ＣＲＴメモリ３０１に書込まれた
後、表示部３０５にて認識表示される。而して１ライン
（１行）分のプログラム「１０ＩＮＰＵＴＮ」がＣＲＴ
メモリ３０１に貯えられて認識表示された後、実行キー
ＥＸＫが操作されると、上述したキージヤツジの動作と
同様の動作で、操作されたキー（ＥＸＫ）のジヤツジが
行なわれ、この判断結果に基づくＰＣのアドレスジャン
プによつてＳＹＳからプログラム格納処理のためのイン
ストラクシヨンの読出しが開始される。

これによつてＤＩＳＰｌ５のＣＲＴメモリ３０１に貯え
られている１ライン分のプログラムは２キヤラクタ単位
で順次ＣＰＵｌｌの１／０Ｂ１０４に転送され、第３図
に示す編集処理フローを経て第４図ａ乃至ｃに示す如く
メインメモリ１２の所定エリアに書込まれる。すなわち
、ここでは格納すべきプログラムが［１０１ＮＰＵＴＮ
」であり、先ずＬＮＴの先頭アドレス（ここではメモリ
アドレス「１００］とする）にラインナンバ「１０」が
格納され、ＳＯＰの先頭アドレス（ここではメモリアド
レス［２００」とする）よりステートメント「ＭＰＵＴ
Ｎ」が１アドレス領域に２キャラクタ単位で格納される
。この際「Ｔ」と「Ｎ」の間にはスペースコードが挿人
され、ステートメントの最後（「Ｎ」の後）にはエンド
コード（「ＦＦ」→Ａｌヒビ）が付加される。このステ
ートメント「ＩＮＰＵＴＮ」の格納時に於いて第３図に
示す編集処理フローが実行されるもので、ここではステ
ートメントに「ＧＯＴＯ未「ＴＨＥＮ」等の命令が含ま
れていないため、上記第３図に示す編集処理フローをス
ルーし、ＬＮＴの次アドレス「１０１」にラインナンバ
「１０」の実効アドレス（ＳＯＰの先頭アドレス）「２
００」が格納される。このようにしてＬＮＴにはライン
ナンバ並びにその実効アドレスがペアで格納され、ＳＯ
Ｐにはその実効アドレスを開始番地として上記ラインナ
ンバに伴うプログラム情報（命令文）が格納される（第
４図Ａ，ｃ参照）。而して上記した１ライン分のプログ
ラムがメインメモリ１２の所定領域に格納された後、再
びキーボード装置１６のキー操作で次のラインのプログ
ラム情報「２０１ＦＮ−０ＴＨＥＮ１００」をキーイン
し、その後実行キーＥＸＫを操作することにより、上記
したと同様にしてこのプログラムがメインメモリ１２の
所定領域に格納される。

しかしこのプログラム格納時に於いては第３図に示す編
集処理フロー（ステツプ２）にてステートメント中の「
ＴＨＥＮ」命令が検出され、編集処理がなされる。すな
わち、第３図に於いて、ステツプ１にて「ＧＯＴＯ」の
判断がなされ、「ＧＯＴＯ」でなければステツプ２で「
ＴＫＥＮ」の判断がなされる。ここで「ＴＨＥＮ」が検
出されると、ＳＷＲＯＷＢにプログラムトツプアドレン
「１００」が記憶されるとともにＷＣにボトムアドレス
（この段階では第４図ａから分かるように「１０４」）
が記憶され、更に「ＴＨＥＮ」に続く分岐先ラインナン
バ「１００」がＷＡに記憶される（ステツプ３，４）。
次に、この「ＴＨＥＮ」が検出された時までに書き込ま
れた全てのラインナンバと「ＴＨＥＮ」に胱く分岐先ラ
インナンバとを比較する動作が行なわれる。即ち、ＷＢ
で示すアドレスとＷＣで示すアドレスとの比較が行なわ
れ、ＷＢ＝ＷＣでなければ、ＷＢで示すアドレスの内容
（ここでは「１０」）がＷＤに記憶され、更にＷＤの内
容（「１０」）とＷＡの内容（「１００」）とが比較判
断される（ステツプ５，６，７）。ここではＷＡ＞ＷＤ
であるため、ＷＢで示すアドレスが「＋２］された後（
ステツプ８）、ステツプ５に戻る。このステツプ５〜８
の動作が繰返されてＷＢ−ＷＣになると、「ＴＨＥＮ」
に次ぐ分岐先ラインナンバはすでに書き込まれたライン
ナンバより大きいことが検出されＷＡの内容（「１００
」）がＷＢで示されるアドレス（「１０４」）に記憶さ
れ、更にＷＢのアドレスが＋１されて、そのアドレス（
「１０５」）に強制的に「０」が書込まれる（ステツプ
９，１０，１１）。従つてＬＮＴ６こは第４図ａに示す
如く、アドレス「１０４」にラインナンバ「１００」が
書込まれ、アドレマ１０５１に「０」が書込まれる。こ
のように「ＴＨＥＮ」に続くラインナンバに対応するラ
インナンバを有するプログラム情報が未だ書き込まれて
いない場合には、ラインナンバテーブルＬＮＴには実効
アドレス「Ｏ」として書き込まれる。而して上記した「
２０１ドＮ−０ＴＨＥＮ１００」のプログラムが格納さ
れた後、再びキーボード装置１６のキー操作で次のライ
ンのプログラム「３０ＰＲＩＮＴＮ」をキーインするこ
とにより、上記したと同様にしてこのプログラムがメイ
ンメモリ１２の所定領域に書込まれるが本システムの場
合メインメモリ１２への書き込み時にはラインナンバの
昇べき順に編集されながら人力されるものであり、今は
アドレス「１０２」に記憶されているラインナンバ［２
０」とアドレス「１０４」に記憶されているラインナン
バ「１００」との間にキーインされたラインナンバ「３
０」がインサートされる。

即ちこの際のインサート処理は先ずＬＮＴのアドレス「
１０４」の内容「１００」がアドレス「１０６」に移さ
れ、アドレス「１０５」の内容がアドレス「１０７」に
移された後、アドレス「１０４」にラインナンバ「３０
」が記憶され、アドレス「１０５」にその実効アドレス
「２０Ｃ」が記憶される。従つてＬＮＴの記憶状態は第
４図ｂに示す如くとなる。このインサート処理はこの発
明の要旨とするところではないため詳細な説明は省略す
る。而して第２図に示すプログラムが第４図に示す伏態
でメインメモリ１２の所定領域に格納された後、リスト
キーＬＫが操作されると、上述したキ−ジヤツジの動作
と同様の動作で、操作されたキー（ＬＫ）のジヤツジが
行なわれ、この判断結果に基づくＰＣのアドレスジャン
プによつてＳＹＳからは格納されたプログラムをＤＩＳ
Ｐｌ５に表示せしめるためのインストラクシヨンの読出
しが開始される。

これによつてメインメモリ１２に格納されたプログラム
は順次ＣＲＴメモリ３０１に転送されて認識表示される
。この際の動作を第５図乃至第７図を参照して説明する
。先ずプログラムのトツプアドレス「１００］がＷＡに
セツトされ、ポトムアドレス「１０８」がＷＢにセツト
される。（第５図ステツプ１）。その後ＷＡの内容がＷ
Ｂと一致するわ否かの判断が行なわれ、ここではＷＡ＋
ＷＢであるため、ＷＡで示されるアドレス「１００」の
内容「１０」がＷＤに転送される（第５図ステツプ２，
３）。而してＷＤに貯えられたデータ「１０」は１／０
Ｂ１０４、１／０データバス（１／Ｏ−ＢＵＳ）、１／
０ポートＢＵＦ−Ｂを介してＣＲＴメモリ３０１に書込
まれ、その後ＣＲＴメモリ３０１のアドレス指定を行な
うアドレスコントローラ３０２が＋１歩進制御される（
第５図処理４）。このＣＲＴメモリ３０１へのデータ転
送が終了するとＷＡの内容「１００」が＋１されて「１
０１」となり、次にこのＷＡで示されたアドレス「１０
１」の内容「２００」（実効アドレス）がＷＣに転送さ
れた後、ＷＣの内容が「０」であるか否かの判断がなさ
れる（第５図ステツプ５，６，７）。この第５図に示す
ステツプ７は、上述したプログラム格納時に於いて未定
義ラインナンバ「１００」の実効．アドレスを強制的に
「０」にしており、この未定義ラインナンバを検出する
ための判断ステツプである。ここでは実効アドレスが「
２００」であるため、未定義ラインナンバでないことが
判断され、次にその実効アドレス「２００」の内容「Ｉ
Ｎ」がＷＤに記臆される（第５図ステツプ８）。更にこ
のＷＤに貯えられた内容が「ＦＦ」すなわちエンドコー
ドであるか否かの判断される（第５図ステツプ９）。こ
こでは「ＦＦ」でないため、ＷＤの内容「ＩＮ」がＣＲ
Ｔメモリ３０１に転送され，る（第５図処理１０）。而
してＣＲＴメモリ３０１へのデータ転送が行なわれると
ＷＣの内棚］００」が＋１され（第５図ステツプ１１）
、「２０１」となつて第５図に示すステツプ８に戻り、
ＷＣでで示されるアドレス「２０１」の内容「ＰＵ］が
ＷＤに記憶されて上記したような動作を繰返し実行する
。このようにしてメインメモｌ月２の所定領域に貯えら
れたプログラムが順次読出され、ＣＲＴメモリ３０１に
転送されて表示部３０５に表示される。第６図にこの際
のデータ転送状態を示す。而してこのプログラムの読出
し時に於いて、［ＦＦ」（エンドコード）が第５図に示
すステツプ９で検出されると、ＷＡの内容が＋１され（
第５図ステツプ１２）、第５図に示すステツプ２に戻る
。またこの際はＤＩＳＰｌ５に行シフトの制御信号が送
られ、これによつてＤＩＳＰｌ５のアドレスコントロー
ラ３０２は次にＣＲＴメモリ３０１に書込むべき指定ア
ドレス値を１ラインシフトした先頭アドレスとする。こ
のような動作が順次実行され、未定義ラインナンバ「１
００」がＣＲＴメモリ３０１に転送された後、第５図に
示すステツプ５でＷＡの内容「１０６」が＋１され、更
にそのＷＡで示されるアドレス「１０７」の内容「０］
がステツプ６でＷＣに書込まれ、ステツプ７でこの「Ｏ
」が検出されると、ステツプ１２でＷＡの内容が「１０
８」となり、ステツプ２でＷＡ＝ＷＢとなつて一連のプ
ログラムデータの転送が終了する。従つてＤＩＳＰｌ５
の表示部Φ５には第７図に示される如く、ラインナンバ
とこれに伴うステートメントとがラインナンバ順に行を
改めて認識表示されるとともに、その表示の次行に未定
義ラインナンバ［１００」のみがステートメントを伴な
わない状態で認識表示される。このように未定義ライン
ナンバ「１００」がステートメントを伴わない状態で他
のラインナンバと共に同一列の最下位置に認識表示され
ることにより、未定義ラインナンバを容易に判読するこ
とができる。なお、上記した実施例に於いては、説明の
便宜上、「ＴＨＥＮ」，「ＧＯＴＯ」の後に続くライン
ナンバを他の独立したプログラム情報のラインナンバと
して取扱い、そのラインナンバを有するプログラム情報
が書き込まれていない時はその実効アドレスを強制的に
［０」とし未定義ラインナンバであるとして説明したが
、本願はこれに限るものではなく、他の命令文から他の
独立したプログラム情報のラインナンバを検出しそのラ
インナンバを有するプログラム情報が書き込まれていな
い時はその実効アドレスを予め定められた特定の情報と
し、この特定の情報をプログラムの転送時すなわちメイ
ンメモリからの読出し時に検索するようにしてもよい。

また、上記実施例ではキーボード装置１６のキーＬＫの
操作により未定義ラインナンバを含むプログラム情報を
ＣＲＴデイスプレイ装置（ＤＩＳＰ）１５の表示部３０
５にて表示しているが、これは例えばプリンタ（ＰＴＲ
）１４にて印字（表示）する如く制御することも可能で
ある。

以上詳細に説明した如く、この発明によればプログラム
情報をキーインあるいはその他の方法で入力した際、ス
テートメント中に含まれた所定命令を検出し、この所定
命令に続くラインナンバが他の独立したプログラム情報
として末だ書き込み設定されていない時は、このライン
ナンバを他の独立したプログラム情報のラインナンバ（
ステートメントを伴わない未定義ラインナンバ）として
書き込み設定することにより、プログラム情報のチエツ
クに際して未定義ラインナンバはステートメントを伴わ
ない伏態で他のプログラム情報と共に表示させることが
出来る。

従つて、オペレータは単にステートメントを伴わないラ
インナンバを検索することによつて極めて容易に未定義
ラインナンバをチエツクすることが出来、プログラムデ
バッグ作業を効率良くしかも確実に行うことの出来る未
定義ラインナンバ出力方式が提供出来る。

【図面の簡単な説明】 図はこの発明の一実施例を示すもので、第１図は計算機
システムの機成を示すプロツク図、第２図は動作を説明
するために用いるプログラム例を示す図、第３図は同じ
く動作を説明するための編集フローを示すフローチヤー
ト、第４図ａ乃至ｃは同じくプログラム格納状態を示す
図、第５図は同じくメインメモリに格納したプログラム
を表示せしめる際のフローチヤート、第６図は上記第５
図の動作に伴う状態説明図、第７図は表示例を示す図で
ある。 １１・・・・・・ＣＰＵｌｌ２・・・・・・メインメモ
リ（ＳＹＳ・・・・・・システムプログラムエリア、Ｕ
ＰＴＡ・・・・・・ユーザプログラムトツプアドレスエ
リア、ＳＷＲ・・・・・・システムワーキングレジスタ
エリア（ＷＡ〜ＷＰ・・・・・・ワーキングレジスタ）
、ＬＮＴ・・・・・・ラインナンバテーブルエリア、Ｓ
ＯＰ・・・・・・ソースプログラムエリア、ＵＷＡ・・
・・・・ユーザーズワーキングエリア）、１３・・・・
・・Ｉ／ｏポート部（ＢＵＦ−Ａ〜ＢＵＦ−Ｄ・・・・
・・１／ｏポート）、１４・・・・・・プリンタ（ＰＴ
Ｒ）、１５・・・・・・ＣＲＴデイスプレイ装置（ＤＩ
ＳＰ）、１６・・・・・・キーボード装置、（ＰＫＯ−
ＰＫ，・・・・・・プログラム設定キー、ＬＫ・・・・
・・リストキー、ＥＸＫ・・・・・・実行キー）、１０
１・・・・・・マルチプレクサ（ＭＰＸ）、１０２・・
・・・ルジスタ類（ＴＡ，ＴＢ・・・・・・一時記憶レ
ジスタ、ＰＣ・・・・・・プログラムカウンタ、ＷＰ・
・・・・・ワーキングポインタ、ＳＴ・・・・・・ステ
ータスレジスタ）、１０３・・・・・・演算部（ＡＬＵ
）、１０４・・・・・・１／ｏバツフアレジスタ（１／
０Ｂ）、１０５・・・・・・アドレスバツフアレジスタ
（ＡＢ）、１０６・・・・・・データバツJャAレジスタ
（ＤＢ）、１０７・・・・・・インストラクシヨンレジ
スタ（ＩＲ）、１０８・・・・・・ＲＯＭｌｌＯ９・・
・・・・インストラクシヨンデコーダ（ＩＤ）、１／０
・・・・・・割込受付レジスタ（ＩＲＰ）、３０１・・
・・・−ＣＲＴメモＩ八４０２・・・・・・エンコーダ
。

Claims (1)

【特許請求の範囲】
1. １ 主記憶装置に書き込まれたＢＡＳＩＣ等の言語で書
   かれたプログラムを実行する計算機に於いて、上記プロ
   グラム内のラインナンバを伴うステートメント内に設定
   された他のラインナンバのステートメントを検索する手
   段と、この手段で検索したラインナンバのステートメン
   トが定義されているか未定義かを判断する手段と、この
   手段によりステートメントが未定義であると判断された
   未定義ラインナンバを検索抽出し、定義されているライ
   ンナンバ及びステートメントリストと共に未定ラインナ
   ンバを出力させる制御手段とを備えたことを特徴とする
   未定義ラインナンバ出力方式。