JPS5938619B2 - 未定義ラインナンバ出力方式 - Google Patents

Description

【発明の詳細な説明】 この発明はラインナンバを参照してプログラム処理を逐
次実行する計算機システムに用いられる未定義ラインナ
ンバ出力方式に関する。

一般にＢＡＳＩＣ等の言語システムを用いる計算機に於
いては、ラインナンバとステートメントを対にしてプロ
グラミングするものであり、その実行に際してはライン
ナンバ（行番号）の昇べき順に従つてそのラインナンバ
に伴うステートメントの処理を順次実行しており、その
実行中に於いて未定義のラインナンバ、即ちラインナン
バのみが設定され、それに対するステートメントが設定
されていないものが現われると、そのラインナンバに伴
うステートメントの処理が実行不可能となり、従つてそ
の時点で処理が中断されてしまう。

そこでプログラムデイバツグ作業に於いて未定義ライン
ナンバの検索が必要となるが、従来では、分岐ステート
メント中に設定されている分岐先ラインナンバを見つけ
出し、この分岐先ラインナンバが組み込まれているか否
か、及びこのラインナンバが所定のステートメントを伴
なつているか否かを全てチェックしなければならなかつ
た。一般に、プログラミング作業に於ては分岐ステート
メントを巧みに使用することによつて非常に効率の良い
プログラムを組むことが出来、分岐ステートメントによ
つて分岐する方向、即ちラインナンバの少ない方向ある
いは多い方向は不定で、それが複雑に入り組んで使用さ
れるものである。従がつて、上述した如くの従来のチェ
ックでは、分岐ステートメントがある毎にラインナンバ
の少い方あるいは多い方のラインナンバのチェックをし
なければならず、未定義ラインナンバの検索に多大の労
力及び時間を費やすこととなり、デバッグ作業の能率低
下を招く大きな要因となつていた。一方、近年誰でもが
簡単に使用し得ることを目的とした所謂パーソナルコン
ピュータ（簡易型コンピユータ）が実用化されているが
、この種コンピユータは専門のプログラマがプログラミ
ングすることに限られない為、分岐ステートメントに設
定された分岐先ラインナンバが組み込まれないというプ
ログラムミスを起す可能性が大であり、この様なプログ
ラムミス即ち一連のプログラム中に未定義ラインナンバ
が存在することを容易にしかも確実にチエツク可能なシ
ステムの開発が望まれていた。この発明は上記実情に鑑
みなされたもので、設定されたプログラムの未定義ライ
ンナンバを自動検索して、この検索された未定義ライン
ナンバを認識表示せしめることのできる未定義ナインナ
ンバ出力方式を提供することを目的とする。

以下図面を参照してこの発明の一実施例を説明する。

第１図は計算機システム全体の構成を示すもので、図中
１１はＣＰＵ（中央処理装置）、１２はこのＣＰＵｌｌ
によりアクセス制御されるメインメモリ、１３は上記Ｃ
ＰＵｌｌと各種の１／０（入出力）デイバイスとの間の
データ授受を可能ならしめるＩ／Ｏポート部、１４乃至
１７はこの／０ポート部１３にインターフエイス接続さ
れたＩ／Ｏデイバイスであり、１４はプリンタ（以下Ｐ
ＴＲと呼称する）、１５はＣＲＴデイスプレイ装置（以
下ＤＩＳＰと呼称する）、１６はキーボード装置、１７
は力セツト式磁気テープ記憶装置（以下ＣＭＴと呼称す
る）である。而して上記ＣＰＵｌｌは１０１乃至１１０
の各機能部が有機的に結合されてハードウエアを構成す
るもので、演算処理に供される各種のデータを選択出力
制御するマルチプレクサ（以下ＭＰＸと呼称する）１０
１、このＭＰＸｌＯｌで選択出力されたデータを貯える
一時記憶レジスタＴＡ，ＴＢ、上記メインメモリ１２に
格納されているシステムプログラム（詳細は後述）のア
ドレスを計数記憶しているアドレスカウンタＰＣ、上記
メインメモリ１２に設けられた汎用レジスタ部として用
いられる複数組のシステムワーキングレジスタエリアの
所定組先頭番地を記憶するワーキングポインタＷＰ、種
々の状態を記憶するステータスレジスタＳＴ等のレジス
タ類１０２、このレジスタ類１０２の読出しデータと上
記マルチプレクサ１０１の選択出力データとをオペラン
ド入力とし、各種演算及びシフト動作を実行する演算部
（以下ＡＬＵと呼称する）１０３、Ｉ／Ｏデータバス（
１／０−ＢＯＳ）を介して上記１／０ポート部１３との
間を遣取りされるデータを一時記憶する１／Ｏバツフア
レジスタ（以下／０Ｂと呼称する）１０４、上記ＡＬＵ
ｌＯ３より出力されるアドレスデータを一時記憶してア
ドレスバス（ＡＢＵＳ）に送出するアドレスバツフアレ
ジスタ（以下ＡＢと呼称する）１０５、データバス（Ｄ
ＢＵＳ）を介し上記メインメモリ１２との間で遣取りさ
れるリード／ライトデータを一時記憶するデータバツフ
アレジスタ（以下ＤＢと呼称する）１０６、上記データ
バス（Ｄ−ＢＵＳ）を介して入力されるインストラクシ
ヨンコードを記憶するインストラクシヨンレジスタ（以
下１Ｒと呼称する）１０７、このＩＲｌＯ７の内容に基
づいて読出し制御される匍御用マイクロプログラムが格
納されたＲＯＭｌＯ８、このＲＯＭｌＯ８の読出しデー
タをデコードするインストラクシヨンデコーダ（以下１
Ｄと呼称する）１０９、外部より入力される割込みデー
タを受付ける割込受付レジスタ（以下ＲＰと呼称する）
１１０等により構成される。而して上記１Ｄ１０９より
得られるメモリ制御系指令信号付コントロールバス（Ｃ
−ＢＵＳ）を介し、メモリイネーブル信号ＭＥと共にメ
インメモリ１２へ供給され、同じくＩＤｌＯ９より得ら
れるメモリデイセイブル信号ＭＥはＩ／Ｏ許可信号とし
てＩ／Ｏポート部１３の各１／ＯポートＢＵＦ−Ａ，Ｂ
ＵＦ−Ｂ，ＢＵＦ−Ｃ，ＢＵＦ−Ｄに送られる。更に上
記１Ｄ１０９より得られる演算制御用コードはＭＰＸｌ
Ｏｌに送られ、ＣＰＵｌｌ内の各機能部を制御するため
の制御信号はそれぞれ固有のライン（図示せず）を介し
て所定の機能部に配布される。またＰＴＲｌ４には、１
／０−ＢＵＳおよびｌ／ＯポートＢＵＦ−Ａを介して入
力された印字データに基づいてキヤラクタコードを生成
するキャラクタジェネレータ２０１、プリンタ機構部２
０２、このプリンタ機構部２０２の印字制御を行うプリ
ントコントローラ２０３等が設けられ、このプリントコ
ントローラ２０３からはＰＴＲｌ４の状態を示す信号が
ＢＵＦ−Ａに送出されている。また、ＤＩＳＰｌ５には
、Ｉ／ＯポートＢＵＦ−Ｂとの間で表示データの授受を
行なうＣＲＴメモリ３０１、このＣＲＴメモリ３０１の
アドレス制御を行なうアトレスコントローラ３０２、上
記ＣＲＴメモリ３０１より読出された表示データに基づ
いてキヤラクタコードを生成するキャラクタジェネレー
タ３０３、このキャラクタジェネレータ３０３より得ら
れるキヤラクタコードをパラレル−シリアル変換するＰ
／Ｓ変換部３０４、このＰ／Ｓ変換部３０４のビデオ出
力を受ける表示部（ＣＲＴ）３０５、この表示部３０５
を水平及び垂直走査制御するＣＲＴドライバ３０６、こ
のＣＲＴドライバ３０６からの出力を受け、このＣＲＴ
ドライバ３０６、ＣＲＴメモリ３０１及びキャラクタジ
ェネレータ３０３を同期制御するためのＣＲＴカウンタ
３０７等が設けられる。また、キーボード装置１６には
プログラム指定を行なうための複数のプログラム設定キ
ーＰＫＯ−ＰＫ，ＪストキーＬＫｌ未定義ラインナンバ
リストキーＬＮＳＫ、実行キーＥＸＫ等を含む各種の入
力キーを備えたキーボード４０１．このキーボード４０
１のキー入力信号をエンコードするエンコーダ４０２等
が設けられ、このエンコーダ４０２からの出力するエン
コード情報は、Ｉ／０ポートＢＵＦ−Ｃを介して１／Ｏ
−ＢＵＳに出力される。更に、ＣＭＴｌ７には、力セツ
トテープ５０１をドライブし、力セツトテープ５０１か
ら読出された情報を増幅するＣＭＴドライバ５０２、こ
のＣＭＴドライバ５０２を制御し、ＣＭＴドライバ５０
２から送出された読出しデータ及びＣＭＴｌ７の状態を
示す信号が／０ポートＢＵＦ−Ｄに出力され、この／Ｏ
ポートＢＵＦ−Ｄからは力セツトテープ５０１に書き込
むべき情報を受けるＣＭＴコントカーラ５０３等が設け
られている。而して上記キーボード装置１６およびＣＭ
Ｔｌ７からはデータの転送開始を知らせるための割込み
信号がＣＰＵｌｌのＩＲＰｌｌＯに送られる。更に、こ
のＩＲＰｌｌＯには電源投入に伴つて所定機能部をイニ
シヤライズ制御するためのイニシヤルセツトモジユール
（ＩＳＭ）１８の信号が供給される。また１９は上記Ｃ
ＰＵｌｌの各種タイミング信号ＣＬＫを発生するクロッ
クジェネレータ（ＣＬＫＧ）である。一方、メインメモ
リ１２には、コマンド参照テーブル、未定義ラインナン
バ処理ルーチンを含む割込み処理ルーチン、エラー処理
ルーチン、各種演算処理ルーチン等、ハードウエアを制
御するための各種固定プログラムを格納するシステムプ
ログラムエリア（以下ＳＹＳと呼称する）と、上記キー
ボード装置１６で指定される複数種のプログラム（ここ
では最大Ｐ９〜Ｐ９までの１０種のプログラムを組むこ
とができるものとする）の各トツプアドレスを格納する
ユーザプログラムトツプアドレスエリア（以下ＵＰＴＡ
と呼称する）と、各種のデータを保持する複数組の汎用
レジスタ部（ここではＷＡ−ＷＨの８個のレジスタを１
組とし、そのうちの１組がＣＰＵｌｌ内のＷＰで指定さ
れる）として用いられるシステムワーキングレジスタエ
リア（以下ＳＷＲと呼称する）と、組込まれたプログラ
ムのラインナンバを実効アドレスと組で格納するライン
ナンバテーブルエリア（以下ＬＮＴと呼称する）と、各
種のソースプログラムデータを格納するソースプログラ
ムエリア（以下ＳＯＰと呼称する）と、ＳＯＰに設定さ
れたソースプログラムに使用される各種の情報を貯える
ユーザーズワーキングエリア（以下ＵＷＡと呼称する）
とが割付けられる。

また、ここでは上記ＣＰＵｌｌを１６ビツト並列演算方
式とし、取扱うキヤラクタデータを８ビツト単位構成と
して説明する。従つて、ＣＰＵｌｌ内の各レジスタ類１
０２（ＴＡ，ＴＢ，ＰＣ，ＷＰ，ＳＴ）並びに１／０Ｂ
１０４、ＡＢｌＯ５、ＤＢｌＯ６、アドレスバス（Ａ−
ＢＵＳ）、データバス（Ｄ一ＢＵＳ）、Ｉ／Ｏデータバ
ス（１／Ｏ−ＢＵＳ）等は１６ビツト構成をなし、ＣＰ
Ｕｌｌとメインメモリ１２およびＣＰＵｌｌとＩ／０バ
ツフア部１３との間で遣取りされるキヤラクタデータは
２キヤラクタ単位で転送される。ここで第２図乃至第７
図を参照して作用を説明する。

先ず第２図および第３図を参照して予め用意されたプロ
グラムをメインメモリ１２へ格納する際の処理動作を説
明すると、この際は先ずキーボード装置１６のキー操作
で予め作成されたプログラムを順次キーインすることに
より、このキーインされた情報がメインメモリ１２のＳ
ＹＳにより制御されてＣＰＵｌｌを介して順次ＤＩＳＰ
ｌ５のＣＲＴメモリ３０１に貯えられた後、表示部３０
５によつて表示される。而してラインナンバとこのライ
ンナンバに伴うステートメントとがキーインされ、表示
認識された後に実行キーＥＸＫを操作することにより、
この表示認識されたラインナンバ並びにこれに伴うステ
ートメントがＣＲＴメモリ３０１より順次読出されてメ
インメモリ１２の所定領域に格納される。このようにし
て予め作成されたプログラムが順次メインメモリ１２に
格納されるものである。この際の具体的な動作例を第２
図に示すプログラムに基づいて説明すると、先ずキーボ
ード装置１６よりラインナンバ「１０］と「１」がキー
インされることにより、エンコーダ４０２からは操作さ
れたキーに対するキーコード及びキーインされたことを
示す割込み信号が出力されて、キーコードは／Ｏポート
部１３のポートＢＵＦ−Ｃに送られ、割込み信号はＣＰ
ＵｌｌのＲＰｌｌＯに送られる。ここで割込みマスクが
かかつていなければ、ＩＲＰｌｌＯに貯えられたキーイ
ンを示す割込み信号がＭＰＸｌＯｌおよびＡＬＵｌＯ３
を介してＡＢｌＯ５に転送され、アドレスバス（Ａ−Ｂ
ＵＳ）に出力される。更にこのアドレスバス（Ａ−ＢＵ
Ｓ）のデータは読出しアドレスとしてメインメモリ１２
に送られ、このアドレス指令によつてメインメモリ１２
のＳＹＳより、先ずキージヤツジを行なうプログラムス
テツプが格納されている先頭アドレスおよびそのジヤツ
ジを行なう際に使用されるＳＷＲの先頭アドレスが続出
される。而してこのＳＹＳより読出されたデータはデー
タバス（Ｄ−ＢＵＳ）およびＭＰＸｌＯｌを介してレジ
スタ類１０２のＰＣおよびＷＰに貯えられる。すなわち
、キー判断のためのプログラム先頭アドレスがＰＣに貯
えられ、その際用いられるＳＷＲの先頭アドレス（ＷＡ
）がＷＰに貯えられる。而して以後はＰＣを順次インク
リメントしながら操作されたキーの判断が行なわれる。
すなわち、ＰＣの内容に基づいてメインメモリ１２のＳ
ＹＳからキージヤツジのインストラクシヨンが読出され
ることにより、このインストラクシヨンがデータバス（
Ｄ−ＢＵＳ）を介して１Ｒ１０７に貯えられ、このＲｌ
Ｏ７の内容に基づいてＲＯＭｌＯ８が読出し制御される
。而してＲＯＭｌＯ８より読出されたマイクロプログラ
ムはＩＤｌＯ９でデコードされ、このデコード出力すな
わち制御指令に基づき、先ずキーボード装置１６が接続
された／ＯポートＢＵＦ−Ｃの指定アドレスをメインメ
モリ１２からＣＰＵｌｌに取込み、ＡＢｌＯ５に書き込
むとともに、メモリデイセイブル信号ＭＥを出力する。
これにより１／Ｏポート部１３のＩ／０ポートＢＵＦ−
Ｃに貯えられているキーコードがＩ／Ｏデータバス（１
／Ｏ−ＢＵＳ）に出力され、Ｉ／０Ｂ１０４に貯えられ
た後、ＭＰＸｌＯｌを介してＴＡに書込まれる。次にこ
のＴＡに記憶されたキーコードＷＰで示されるメインメ
モリ１２のＳＷＲに一時記憶させて実際のキージヤツジ
動作に入る。この際のＳＷＲへの格納はキーコードがＴ
Ａに記憶されたことによつてＰＣがインクリメントされ
、そのＰＣの内容によりメインメモリ１２から書込み指
定アドレス並びにメモリライトインストラクシヨンが読
出されて、そのアドレスがＡＢｌＯ５に書込まれること
によつて行なわれる。この一連の動作の後にＰＣが順次
インクリメントまたはジアップして操作されたキー（Ｅ
ＸＫ）のジヤツジが行なわれる。このキージヤツジはＳ
ＷＲに書込まれたキーコードをＳＹＳ内に設けられたコ
マンド参照テーブルを参照することによつて行なわれる
。このような動作によつて、操作されたキー「１］の判
断がなされると、次にこの判断結果に基づくＰＣのアド
レスジヤツプで、キー入力データ（「ｌ］）をＤＩＳＰ
ｌ５に転送するためのインストラクシヨンがＳＹＳより
読出され、これによつてＳＷＰに書き込まれたキーコー
ド内容（数値「１」のコード）がＩ／０１０４に移され
るとともに、ＤＩＳＰｌ５のポートアドレスがＡＢｌＯ
５にセツトされ、更にメモリデイセイブル信号ＭＥが出
力されて１／０Ｂ１０４の内容がＩ／０ポートＢＵＦＢ
に転送される。

この／０ポートＢＵＦ−Ｂに受付けられたデータはＤＩ
ＳＰｌ５に取込まれてアドレスコントローラ３０２のア
ドレス指定に基づきＣＲＴメモリ３０１に格納された後
、表示部３０５にて表示され、更にそのデータ転送の後
、ＣＰＵｌｌからＤＩＳＰｌ５にアドレス歩進信号が送
られてアドレスコントローラ３０２のアドレス値が１ア
ドレス歩進制御される。このような動作が順次繰返され
てキーインされたプログラム情報が順次ＤＩＳＰｌ５に
転送され、ＣＲＴメモリ３０１に書込まれた後、表示部
３０５にて認識表示される。而して１ライン（１行）分
のプログラム「１０ＩＮＰＵＴＮ」がＣＲＴメモリ３０
１に貯えられて認識表示され後、実行キーＥＸＫが操作
されると、上述したキージヤツジの動作と同様の動作で
、操作されたキー（ＥＸＫ）のジヤツジが行なわれ、こ
の判断結果に基づくＰＣのアドレスジャンプによつてＳ
ＹＳからプログラム格納処理のためのインストラタシヨ
ンの読出しが開始される。

これによつてＤＩＳＰｌ５のＣＲＴメモリ３０１に貯え
られている１ライン分のプログラムは２キヤラクタ単位
で順次ＣＰＵｌｌのＩ／０Ｂ１０４に転送され、第３図
に示す編集処理フローを経て第４図（ａ）乃至（ｆ）に
示す如くメインメモリ１２の所定エリアに書込まれる。
すなわち、ここでは格納すべきプログラムが「１０１Ｎ
ＰＵＴＮ」であり、先ずＬＮＴの先頭アドレス（ここで
はメモリアドレス［１００」とする）にラインナンバ「
１０］が格納され、ＳＯＰの先頭アドレス（ここではメ
モリアドレス「２００」とする）よりステートメント「
ＩＮＰＵＴＮ」が１アドレス預域に２キヤラクタ単位で
格納される。この際「Ｔ」と「Ｎ」の間にはスペースコ
ードが挿入され、ステートメントの最後（「Ｎ」の後）
にはエンドコード（「ＦＦ」→Ａｌｌｌｌ゜゛）が付加
される。このステートメント「１ＮＰＵＴＮ」の格納時
に於いて第３図に示す編集処理フローが実行されるもの
で、ここではステートメントに「ＧＯＴＯ」，「ＴＨＥ
Ｎ］等の命令が含まれていないため、上記第３図に示す
編集処理フローをスルーし、ＬＮＴの次のアドレス「１
０１」にラインナンバ「１０」の実効アドレス（ＳＯＰ
の先頭アドレス）［２００］が格納される。このように
してＬＮＴには第４図ａに示す如くラインナンバ「１０
」並びにその実効アドレス「２００」がペアで格納され
、ＳＯＰには第４図ｆに示す如くその実効アドレスを開
始番地として上記ラインナンバに伴うステートメントが
格納される。而して上記した１ライン分のプログラムが
メインメモリ１２の所定領域に格納された後、再びキー
ボード装置１６のキー操作で次のラインのプログラム情
報「２０１ＦＮ＝０ＴＨＥＮ１００」をキーインし、そ
の後実行キーＥＸＫを操作することにより、上記したと
同様にしてこのプログラムがメインメモリ１２の所定領
域に格納される。

しかしこのプログラム格納時に於いては第３図に示す編
集処理フロー（ステツプ２）にてステートメント中の「
ＴＨＥＮ」命令が検出され、編集処理がなされる。すな
わち、第３図に於いて、ステツプ１にて［ＧＯＴＯ」の
判断がなされ、「ＧＯＴＯ」でなければステツプ２で「
ＴＨＥＮ」の判断がなされる。ここで［ＴＨＥＮ」が検
出されると、ＳＷＲ内のＷＢにプログラムトツプアドレ
ス「１００」が記憶されるとともにＷＣにボトムアドレ
ス（この段階ではラインナンバ「２０」までが書き込み
設定されているので「１０４」）が記憶され、更に「Ｔ
ＨＥＮ」に続く分岐先ラインナンバ「１００」がＷＡに
記憶される（ステツプ３，４）。次に、この「ＴＨＥＮ
」が検出された時までに書き込まれた全てのラインナン
バと、［ＴＨＥＮｌに続く分岐先ラインナンバとを比較
する動作が行なわれる。即ちＷＢで示すアドレスとＷＣ
で示すアドレスとの比較が行なわれ、ＷＢ−ＷＣでなけ
れば、ＷＢで示すアドレスの内容（ここでは［１０」）
がＷＤに記憶され、更にＷＤの内容（「１０」）とＷＡ
の内容（［１００」）とが比較判断される（ステツプ５
，６，７）。ここではＷＡ＞ＷＤであるため、ＷＢで示
すアドレスが「＋２」された後（ステツプ８）、ステツ
プ５に戻る。このステツプ５〜８の動作が繰返されてＷ
Ｂ＝ＷＣになると、「ＴＨＥＮ」に次く分岐先ラインナ
ンバはすでに書き込まれたラインナンバより大きいこと
が検出されＷＡの内容（［１００」）がＷＢで示される
アドレス（「１０４」）に記憶され、更にＷＢのアドレ
スが＋１されて、そのアドレス（「１０５」）に強制的
に「Ｏ」が書込まれる（ステツプ９，１０，１１）。従
つてＬＮＴには第４図ａに示す如く、アドレス「１０４
」にラインナンバ「１００］が書込まれ、アドレス［１
０５」に「０」が書込まれる。このように［ＴＨＥＮ」
に続くラインナンバに対応するラインナンバを有するプ
ログラム情報が未だ書き込まれていない場合には、ライ
ンナンバテーブルＬＮＴには実効アドレス「Ｏ」として
書き込まれる。而して上記した「２０１ＦＮ−０ＴＨＥ
Ｎ１００」のプログラム情報が格納された後、再びキー
ボード装置１６のキー操作で次のラインのプログラム「
３０１ＦＮ〉０ＴＨＥＮ２００」をキーインすることに
より、上記同様にしてこのプログラムが第４図ｂおよび
ｆに示す如くメインメモリ１２の所定領域に書込まれる
。更に、上記した「３０ＦＮ〉０ＴＨＥＮ ２００」のプログラムが格納された後、再びキーボード
装置１６のキー操作で次のラインのプログラム情報「４
０ＰＲＩＮＴＮ」をキーインすることにより、上記した
と同様にしてこのプログラムがメインメモリ１２の所定
領域に書込まれるが、本システムの場合、メインメモｌ
月２への書き込み時にはラインナンバの昇べき順に編集
されながら入力されるものであり、今はアドレス「１０
４」に記憶されているラインナンバ「３０」とアドレス
「１０６］に記憶されているラインナンバ［１００］と
の間にキーインされたラインナンバ「４０」がインサー
トされる。

即ち、この際のインサート処理は先ずＬＮＴのアドレス
「１０８］，「１０９」の内容「２００」，「０」がア
ドレス「１０Ａ」，「１０Ｂ」に転送され、アドレス「
１０６」 ，「１０７」の内容「１００」 ，「０」が
アドレス「１０８」，「１０９」に転送された後、アド
レス「１０６」にラインナンバ「４０」が記憶され、ア
ドレス「１０７」にその実効アドレス「２１４」が記憶
される。従つて、ＬＮＴの記憶状態は第４図ｃに示す如
くとなる。なお、このインサート処理はこの発明の要旨
とするところではないため詳細な説明は省略する。更に
上記した「４０ＰＲＩＮＴＮ」のプログラムが格納され
た後、再びキーボード装置１６のキー操作で以後の各ラ
インのプログラムを順次キーインすることにより、ＬＮ
Ｔの内容は第４図ｄの状態を経て同図ｅの如くとなり、
第２図に示すプログラムがメインメモリ１２の所定領域
に格納される。而して第２図に示すプログラムが第４図
Ｅ，ｆに示す状態でメインメモリ１２の所定領域に格納
された後、キーボード４０１に設けられた特定キーＬＮ
ＳＫが操作されると、上述したキージヤツジの動作と同
様の動作で、操作されたキーＬＮＳＫのジヤツジが行な
われ、この判断結果に基づくＰＣのアドレスジャンプに
よつてＳＹＳからは格納されたプログラム中の未定義ラ
インナンバのみをＤＩＳＰｌ５に表示せしめるためのイ
ンストラクシヨンの読出しが開始される。

これによつてメインメモリ１２のＬＮＴに格納された情
報から未定義ラインナンバの抽出が行なわれ、この抽出
された未定義ラインナンバがＣＲＴメモリ３０１に転送
されて認識表示される。この際の動作を第５フ図乃至第
Ｔ図を参照して説明する。

ここでは第５図に示すフローに従つて未定義ラインナン
バの抽出並びにＣＲＴメモリ３０１への転送が行なわれ
るもので、先ず第５図ステツプ２１に於いてプログラム
のトツプアドレス「１００」がＷＡにセツトされ、ボト
ムアドレス［１１２」がＷＢにセツトされる。その後ス
テツプ２２に於いてＷＡの内容がＷＢと一致するか否か
の判断、即ちメインメモリ１２のＬＮＴに書き込み設定
された情報を全て検索し終えたか否かの判断が行なわれ
、ここではＷＡ８ＷＢであるため、ステツプ２３に移り
ＷＡの内容「１００」が＋１され、更にステツプ２４で
示されるアドレス「１０１」の内容「２００」がＷＣに
記憶する。

すなわちこの時点では第６図に示される如くＷＡに「１
０１」、ＷＢに「１１２」、ＷＣに「２００］がそれぞ
れ格納される。次にステツプ２５でＷＣの内容が「０」
であるか否かの判断がなされる。このステツプ２５は上
述したプログラム格納時に於いて未定義ラインナンバの
実効アドレスを強制的に「０」にしており、この実効ア
ドレスを「０」としたラインナJャmバを検出するための
判断ステツプである。ここでは実効アドレスが「２００
」であるため、未定義ラインナンバでないことが判断さ
れ、ステツプ２６に移る。ステツプ２６では上記ステツ
プ２３と同様にＷＡの内容「１０１］を＋１して、その
後、ステツプ２２に戻る。このようにして順次ＬＮＴの
実効アドレスに「Ｏ」が書効まれているか否かの検索が
行なわれる。而してステツプ２３に於いて、ＷＡの内容
が「１０Ｂ」となり、ステツプ２４でこの「１０Ｂ」の
内容「０」がＷＣに記憶されると、ステツプ２５でこの
ＷＣの内容「Ｏ」が検出され、この［０］検出によつて
ステツプ２７〜３０の処理が実行される。すなわち、ス
テツプ２７に於いて、ＷＡの内容「１０Ｂ」が−１され
て「１０Ａ」となり、ラインナンバを記憶しているアド
レスを指定しステツプ２８でその「１０Ａ」の内容「１
００］が未定義ラインナンバとしてＷＣに貯えられる。
更にステツプ２９で、ＷＣに貯られた「１００」はＩＤ
ｌＯ９からの指令に基づいてＩ／０Ｂ１０４、Ｉ／０デ
ータバス（１／０−ＢＵＳ）等を介し、Ｉ／ＯポートＢ
ＵＦ−Ｂに転送され、ＣＲＴメモリ３０１に記憶される
（第６図参照）。このＣＲＴメモリ３０１に記憶された
データ［１００」はキャラクタジェネレータ３０３で文
字コードに変換され、更にＰ／Ｓ変換部３０４でシリア
ルデータに変換されて表示部３０５に表示される。更：
こ、ＣＲＴメモリ３０１へのデータ［１００」の転送が
行なわれると、これに続いて表示部３０５の表示行を１
行シフトすべくアドレス歩進制御信号がアドレスコント
ローラ３０２に送られるとともに、ステップ３０にてＷ
Ａの内容「ＩＯＡ］が＋１され、更にステツプ２６で再
度＋１？た後、ステツプ２２に戻り、再びＷＡ−ＷＢの
判断が行なわれる。而してＷＡ＼ＷＢであれば再び上記
したような動作が繰返し実行され、次にステツプ２３で
ＷＡの内容が「１０Ｄ」となり、ステツプ２４でこの「
１０Ｄ」の内容「０」がＷＣに貯えられた後、ステツプ
２５でこのＷＣの内容「０」が検出されると、上述した
ＣＲＴメモリ３０１へのデータ転送と同様にしてこの実
効アドレス［０」に対応するラインナンバ「２００」が
未定義ラインナンバとしてＣＲＴメモリ３０１へ転送さ
れ、表示部３０５の既に表示されている「１００」の次
行に「２００」が表示される。更にその後に於いて、ス
テツプ２３でＷＡの内容が「１０Ｆ」となり、ステツプ
２４でこの「１０Ｆ」の内容「０］がＷＣに貯えられた
後、ステツプ２５でこのＷＣの内容「０］が検出される
と、上記同様にしてこの「０］に対応するラインナンバ
「３００］が未定義ラインナンバとして表示部３０５の
既に表示されている「２００」の次行に表示される。更
にその後、ステツプ２３でＷＡの内容が「１１１］とな
り、その「１１１」の内容「２１０」がステツプ２４で
ＷＣに移された後、ステツプ２５でＷＣＯの判断がなさ
れると、この判断の後、ステツプ２６でＷＡの内容が［
１１２」となり、これによつてステツプ２２でＷＡ＝Ｗ
Ｂであることが検出されメインメモ１月２のＬＮＴに書
き込み設定された全ての情報の検索が終了し、上記した
動作が終了する。このような動作によつて、ＤＩＳＰｌ
５の表示部３０５には第７図に示す如く、行単位をもつ
て未定義ラインナンバ「１００」「２００」，「３００
」が認識表示される。

なお、上記実施例ではキーボード装置１６のキーＬＮＳ
Ｋの操作により検索された未定義ラインナンバをＣＲＴ
デイスプレイ装置（ＤＩＳＰ）１５の表示部３０５にて
表示する例について説明したが、これは例えばプリンタ
（ＰＴＲ）１４にて印字（表示）する如く制御すること
も可能である。以上詳細に説明した如く、この発明によ
ればプログラム情報をキーインあるいはその他の方法で
入力した際、ステートメント中に含まれた所定指令を検
出し、この所定指令に続くラインナンバが他の独立した
プログラム情報として未だ書き込み設定されていない時
は、このラインナンバを他の独立したプログラム情報の
ラインナンバ（ステートメントを伴わない未定義ライン
ナンバ）として書き込み設定して、未定義ラインナンバ
を表示させることを指示する特定キーを操作した場合に
は、ステートメントの伴わない所謂未定義ラインナンバ
を表示させることを指示する特定キーを操作した場合に
は、ステートメントの伴わない所謂未定義ラインナンバ
を自動検索して表示することにより、オペレータは極め
て容易に未定義ラインナンバを知ることが出来、プログ
ラムデバッグ作業を効率良くしかも確実に行うことの出
来る未定義ラインナンバ出力方式が提供出来る。

【図面の簡単な説明】

図はこの発明の一実施例を示すもので、第１図は計算機
システムの構成を示すプロツク図、第２図は動作を説明
するために用いるプログラム例を示す図、第３図は同じ
く動作を説明するための編集フローを示すフローチヤー
ト、第４図ａ乃至ｆは同じくプログラム格納状態を示す
図、第５図は同じくメインメモリに格納したプログラム
中の未定義ラインナンバを表示せしめる際のフローチヤ
ート、第６図は上記第５図の動作に伴う状態説明図、第
７図は表示例を示す図である。 １１・・・・・・ＣＰＵ、１２・・・・・・メインメモ
リ（ＳＹＳ・・・・・・システムプログラムエリア、Ｕ
ＰＴＡ・・・・・・ユーザプログラムトツプアドレスエ
リア、ＳＷＲ・・・・・・システムワーキングレジスタ
エリア（ＷＡ〜ＷＰ・・・・・・ワーキングレジスタ）
、ＬＮＴ・・・・・・ラインナンバテーブルエリア、Ｓ
ＯＰ・・・・・・ソースブックラムエリア、ＵＷＡ・・
・・・・ユーザーズワーキングエリア）、１３・・・・
・・Ｉ／Ｏポート部（ＢＵＦ−Ａ〜ＢＵＦ−Ｄ・・・・
・・Ｉ／０ポート）、１４・・・・・・プリンタ（ＰＴ
Ｒ）、１５・・・・・・ＣＴＲデイスプレイ装置（ＤＩ
ＳＰ）、１６・・・・・・キーボード装置（ＰＫＯ〜Ｐ
Ｋ９・・・・・・プログラム設定キー、ＬＮＳＫ・・・
・・・未定義ラインナンバリストキー、ＬＫ・・・・・
・リストキ、ＥＸＫ・・・・・・実行キー）、１０１・
・・・・・マルチプレクサ（ＭＰＸ）、１０２・・・・
・・レジスタ類（ＴＡ，ＴＢ・・・・・・一時記憶レジ
スタ、ＰＣ・・・・・・プログラムカウンタ、ＷＰ・・
・・・・ワーキングポインタ、ＳＴ・・・・・・ステー
タスレジスタ）、１０３・・・・・・演算部（ＡＬＵ）
、１０４・・・・・・Ｉ／０バツフアレジスタ（／０Ｂ
）、１０５・・・・・・アドレスバツフアレジスタ（Ａ
Ｂ）、１０６・・・・・・データバツフアレジスタ（Ｄ
Ｂ）、１０７・・・・・・インストラクシヨンレジスタ
（ＩＲ）、１０８・・・・・・ＲＯＭ、１０９・・・・
・・インストラクシヨンデコーダ（１Ｄ）、１１０・・
・・・・割込受付レジスタ（ＩＲＰ）、３０１・・・・
・・ＣＲＴメモリ、４０２・・・・・・エンコーダ。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置に書き込まれたＢＡＳＩＣ等の言語で書
   かれたプログラムを実行する計算機に於いて、上記プロ
   グラム内のラインナンバを伴うステートメント内に設定
   された他のラインナンバのステートメントを検索する手
   段と、この手段で検索したラインナンバのステートメン
   トが定義されているか未定義かを判断する手段と、上記
   記憶装置に書き込まれたプログラムの中からステートメ
   ントが未定義である未定義ラインナンバを検索抽出し、
   出力させる制御手段とを備えたことを特徴とする未定義
   ラインナンバ出力方式。 ２ 主記憶装置に書き込まれたＢＡＳＩＣ等の言語で書
   かれたプログラムを実行する計算機に於いて、上記プロ
   グラム内のラインナンバを伴うステートメント内に設定
   された他のラインナンバのステートメントを検索する手
   段と、この手段で検索したラインナンバのステートメン
   トが定義されているか未定義かを判断する手段と、特定
   キーと、この特定キーの操作により上記記憶装置に書き
   込まれたプログラムの中からステートメントが未定義で
   ある未定義ラインナンバを検索抽出し、未定義ラインナ
   ンバを出力させる制御手段とを備えたことを特徴とする
   未定義ラインナンバ出力方式。