KR100233289B1 - 레지스터 파일의 데이터 디펜던시 체크를 위한 장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

레지스터 파일의 데이터 디펜던시 체크를 위한 록 비티를 가진 인덱스 선입선출회로,

2. 발명이 해결하려고 하는 기술적 과제

데이터 디펜던시의 효율적인 체크를 위해 간단하게 각 스테이지마다 록 비트를 가진 인덱스를 선입선출 방식으로 처리, 인덱스 체크 방식으로 하여, 기존 테이블 방식보다 간단하면서도 효율성 높은 데이터 디펜던시 체크가 가능하게 함.

3. 발명의 해결방법의 요지

레지스터 파일의 데이터 디펜던시 체크를 위한 록 비트를 가진 인덱스 선입선출 회로에 있어서, 파이프라인된 데이터 디펜던시 체크를 위해 록 회로를 가진 인덱스 선입선출 회로와, 상기 록 회로로 8개의 각 레지스터 파일당 1비트의 록 비트와, 상기 록 비트는 상기 인덱스 선입선출의 입력 인덱스를 디코딩하여 세트(set)되어지고, 상기 인덱스 선입선출의 출력 인덱스의 디코딩값으로 클리어되어지는, 록 비트를 가진 인덱스 선입선출 회로를 제공함.

4. 발명의 중요한 용도

본 발명은 레지스터 파일의 각 스테이지마다 록 비트를 가진 인덱스를 선입선출 방식으로 두어 간단하면서도 효율성 높은 데이터 디펜던시 체크가 가능하게 함.

Description

레지스터 파일의 데이터 디펜던시 체크를 위한 장치{APPARATUS FOR CHECKING DATA DEPENDENCY IN REGISTER FILE}

본 발명은 마이크로프로세서에 관한 것으로, 특히 인스트럭션(instruction)을 파이프라인 방식으로 처리하는 마이크로프로세서의 레지스터 파일에 대한 데이터 디펜던시(dependency) 체크를 효율적으로 처리하기 위한 장치에 관한 것이다.

파이프라인된 마이크로프로세서에서 레지스터 파일의 데이터에 대한 디펜던시를 체크하기 위해 ,종래에는 연속적으로 들어오는 각 인스트럭션에 대한 여러 가지 정보, 즉, 읽기 데이터의 인덱스, 연산후, 라이트 정보, 레지스터 파일의 현재 사용 여부 등을 스테이지마다 구분 없이 한꺼번에 테이블 형식으로 저장해 처리하게 하였다.

그런, 이러한 방식은 파이프라인된 인스트럭션을 수행할 때는 적합하지 않으며, 회로의 복잡성과 회로 사이즈 문제로 효율성이 떨어지는 단점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 파이프라인으로 인스터럭션을 처리하는 각 스테이지마다 인덱스를 선입선출 방식으로 처리하고, 레지스터 파일에 록 비트를 두어 상기 인덱스로 레지스터 파일의 록 비트를 제어하도록 구성함으로써 레지스터 파일의 데이터 디펜던시 체크를 간단하면서도 효율적으로 수행할 수 있는 장치를 제공하는 데 그 목적이 있다.

도 1은 파이프라인된 마이크로프로세서 내 부동소수점 연산기에서의 인스트럭션 수행과정을 처리 스테이지별로 도시한 도면.

도 2는 본 발명에 따른 록 비트를 포함하는 부동소수점 연산기의 레지스터 파일 구조에 관한 도면.

도 3은 본 발명에 따른 인덱스 선입선출 회로에 관한 도면.

도 4는 본 발명에 따른 레지스터 파일의 록 비트 세팅 과정을 설명하기 위한 도면.

도 5는 데이터 디펜던시 체크를 위한 본 발명에 따른 록 비트 생성 회로에 관한 도면.

상기 목적을 달성하기 위한 본 발명은 파이프라인된 마이크로프로세서에서 스택 구조로 이루어진 다수의 레지스터 파일에 저장된 데이터의 데펜던시를 체크하기 위한 장치에 있어서, 상기 레지스터 파일 각각은, 상기 디펜던시 체크를 위한 록 비트를 추가로 구비하고, 제1 인스트럭션의 라이트 인덱스를 다수의 처리 스테이지마다 선입선출시키기 위한 선입선출 회로부; 및 상기 제 1 인스트럭션의 라이트 인덴스, 인에이블 신호 및 상기 선입선출 회로부로부터 출력되는 인덱스에 응답하여 상기 록 비트의 셋 또는 클리어 동작을 제어하기 위한 록 비트 제어 회로부를 포함하여, 상기 제1 인스트럭션의 라이트 인덱스가 제2 인스트럭션의 오퍼랜드 인덱스와 동일하여 상기 제1 및 제2 인스트럭션 간에 데이터 디펜던시가 존재할 때, 상기 제1 인스트럭션의 라이트 인덱스에 의해 인덱스되는 상기 레지스터 파일의 록 비트를 세팅하고, 상기 다수의 처리 스테이지를 거쳐 상기 제1 인스트럭션의 수행이 완료된 후 상기 선입선출 회로부로부터 출력되는 인덱스에 의해 인덱스되는 상기 레지스터 파일의 록 비트를 클리어하는 것을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 1은 파이프라인된 마이크로프로세서 내 부동소수점 연산기에서의 인스트럭션 수행 과정을 처리 스테이지별로 도시한 도면이다.

현재의 마이크로프로세서 내의 부동소수점 연산기는 스택 구조로 된 레지스터 파일을 구비하여, 레지스터 파일 안에 있는 데이터를 읽어 각종 인스트럭션을 수행한다.

도면을 참조하면, 파이프라인된 인스트럭션(Pipelined instruction)을 수행하기 위해서 부동소수점 연산기는 E 스테이지(121,132,143,154)에서 데이터를 레지스터 파일에서부터 읽어 내고, X1(131,142,153,164), X2(141,152,163,174) 스테이지에서 실제 인스트럭션에 따른 연산 동작을 수행하고, WF(151,162,173,184) 스테이지에서 연산 결과를 레지스터 파일에 다시 쓰는 일을 한다.

여기서, 파이프라인된 연산으로 인해 레지스터 파일에서 데이터를 읽어올 때, 그 이전 인스트럭션의 수행결과와 현재의 인스트럭션 수행을 위한 데이터와의 디펜던시를 체크해야 한다. 이를 위해서 본 발명은 각 레지스터 파일에 1비트 록 비트(도 2의 200)를 둔다.

도 1에서의 첫 번째 인스트럭션인 FADD ST(1), ST(111)는 레지스터 파일의 탑(top oof stack, TOS) (도 2의 220)과 하나 작은 인덱스를 가지는 ST(1)(도 2의 211)를 더해서 그 결과를 다시 ST(1)(도 2의 211)에 저장하겠다는 것이고, 연속적으로 두 번째 인스트럭션(112)도 마찬가지로 더해서 다시 그결과를 ST(1)(도 2의 211)에 저장하겠다는 것이다. 여기서, 첫 번째 인스트럭션(111)은, X1(131), X2(141)스테이지를 지나 WF(151) 스테이지에 이르러 수행한 결과를 ST(1)에 저장하게 된다. 그런데, 첫 번째 인스트럭션9111)이 X1(131) 스테이지를 진행하고 있을 때, 두 번째 인스트럭션(112)은 데이터를 레지스터 파일로부터 읽어 와야 하는 E(132) 스테이지에 있게 된다. 따라서, 아직 첫 번째 인스트럭션9111)이 끝나지 않아 레지스터 파일에 첫 번째 인스트럭션의 결과 데이터가 저장되어 있지 않은 상태이므로, 레지스터 파일에는 두 번째 인스트럭션(112) 수행 시 필요한 유효 데이터가 존재하지 않느다. 즉, 첫 번째 인스트럭션(111)이 WF(151) 스테이지에서 그 결과를 저장하기 때문에 그 이전 스테이지에서는 해당 레지스터 파일 내에 유효한 값을 가지지 못한다. 만일 두 번째 인스트럭션(112)이 레지스터 파일로부터 유효하지 않은 데이터를 그대로 읽어 오퍼레이션을 수행하는 경우 잘못된 결과가 나오게 된다. 이런 경우에 첫 번째 인스트럭션(111)의 결과가 나오고 나 후에 그 결과를 레지스터 파일에 쓰고, 두 번째 인스트럭션(112)이 첫 번째 인스트럭션(111)의 결과 데이터를 읽어 가서(Read After Write) 오퍼레이션을 수행해야 한다. 이를 위해, 이전 인스트럭션의 계산된 결과가 나올 때까지 기다려야 하며, 기다리는 동안(stall) 현재 데이터가 유효한 데이터가 아니라 진행 중임 알려구즌 디펜던시 체크 동작이 필요한데, 그것이 바로 록 비트(도 2의 200)이다. 이 록 비트(도 2의 200)는 첫 번째 인스트럭션(111)이 들어왔을 때에 그것의 라이트 인덱스가 인덱싱하는 레지스터 파일의 록 비트(도 의 200)를 '1'로 세팅함으로서, 데이터 간의 디펜던시를 알리고 첫 번째 인스트럭션이 끝날 때까지 기다리라고 알려준다. 상기 도 1에 도시된 일실시예에서는 3 사이클 동안 대기(stall)하여야 한다. 첫 번째 인스트럭션(111)의 연산이 완료되어 WF 스테이지(151)에서 연산 결과가 라이트 인덱스에 의해 인덱싱되는 레지스터 파일에 쓰여지고 난 후, 앞서 세팅된 상기 레지스터 파일의 로 비트를 '0'으로 만들면서 록을 해지시켜 디펜던시가 없을을 알린다.

도 2는 본 발명에 따른 록 비트를 포함하는 부동소수점 연산기의 레지스터 파일 구조에 관한 도면이다. 도면을 참조하면, 부동소수점 연산기의 레지스터 파일은 인덱스를 통해서 간접 어드레싱되어지며, 각 레지스터 파일마다 데이터 디펜던시 체크를 위한 1비트의 록 비트를 가진다. Fst_idx(2300, Fsti_idx(240), Fnew_idx(250)는 간접 어드레싱을 위해 레지스터 파일 앞단의 인덱스 테이블9index table)로부터 계산되어져 나온다. Fst_idx9230)는 현재 레지스터 파일의 탑을 알리는 인덱스이며, 인덱스된 레지스터 파일에 들어있는 값이 연산에 필요한 하나으 ldhvjfosem이다. Fsti_idx(240)는 연산에 필요한 또다른 오퍼랜드를 가리키는 인덱스이고, 마지막 Fnew_idx(250)는 연산이 끝난 후으 ltofhdns 탑 레지스터 파일을 가리키는 인덱스이다.

도 3은 본 발명에 따른 인덱스 선입선출 회로에 관한 도면이다.

파이프라인된 인스트럭션 수행 시 각 인스트럭션이 연산을 수행하는 도중에 인스트럭션의 수행 결과를 어느 레지스터 파일에 라이트할 것인지를 알아야 한다. 이르위해 각 인스트럭션에 대한 라이트 인덱스를 인스트럭션의 처리 스테이지마다 선입선출시켜 최종 WF(351) 스테이지에?? 인덱스를 출력하여 각 인스트럭션의 수행 결과가 어떤 레지스터 파일에 라이트되어야할 것인지를 알려준다. 즉, 라이트 인덱스를 인덱스 선입선출 회로에 저장하고, 각 스테이짐다 선입선출 함으로서 라이트해야할 지점에서 라이트할 레지스터 파일의 인덱스를 알 수 있게 한다.

도면에 도시된 바와 같이, 마이크로코드로부터 나오는 Fwridx_sel(3200에 의해 선택되어진 인덱스에 해당하는 레지스터 파일의 록 비트를 세팅하고, 이것으로써 이레지스터 파일에 있는 값은 아직 유효하지 않은 값이며, 데이터 디펜던시가 존재함을 알린다. 계속해서, 각 스테이지 별로 연산을 수행하고 WF(351)에서 라이트한 후에는 연산이 끝나고 실제 레지스터 파일에 유효한 값이 들어 있어서 그 다음의 오퍼레이션(read/write 등)이 가능함을 알리기 위해 세팅된 록 비트를 다시 클리어(clear)해 준다.

도 4는 본 발명에 따른 레지스터 파일의 록 비트 세팅 과정을 성명하기 위한 도면이다. 도면을 참조하면, 파이프라인으로 연속 수행되는 동일 인스트럭션 FADD ST(3), ST는 인덱스에 의한 ST(0) 및 ST(3)에 저장된 오퍼랜드를 가산하여 가산 결과를 ST(3)에 저장하는 인스트럭션으로, 첫 번째 인스트럭션FADD ST(3), ST와 파이프라인으로 동작하는 두 번째 인스트럭션 FADD ST(3), ST에 의해 ST(3)의 록 비트가 '0'에서 '1'로 셋되고, 두 번째 인스트럭션은 ST(3)의 록 비트를 체크하여, '1'로 세팅되었음을 인지하고 그 수행을 잠시 멈춘다. 다음으로 첫 번째 인스트럭션이 모두 수행된 후에 수행 결과를 ST(3)에 라이트하고, 세팅된 록 비트를 클리어('1'에서 '0')로 시킨다. 두 번째 인스트럭션은 ST(3)의 록비트가 클리어되었음을 인지하고 정상적인 인스트럭션 동작을 수행하게 된다.

도 5는 데이터 디펜던시 체크를 위한 본 발명에 따른 록 비트 생성 회로에 관한 도면이다. 도면을 참조하면, 도 2에서의 스택 구조로 된 8개의 레지스터 파일이 존재하므로 인덱스 선입선출 회로의 입력인 wridx_in(511)을 가지고 디코딩하여 하나의 레지스터 파일에 대한 lockbit_set_pre(522)값을 만들어낸다. 이 값과 인에이블 신호(521)의 논리곱(565)을 통해 새로운 lockbit_set(523) 신호를 만들어 그 이전 사이클에서의 LockBits_cleared(533) 신호와 논리합(566)하여 현재 사이클의 LockBits_in(524)을 만들어내면 다시 이 신호를 1 사이클 래치시킨다. 래치시킨 이 값 (LockBits, 532)과 인덱스 선입선출 회로에서 나온 wridx_out(512)값으로 디코딩된 lockbit_clr(531) 신호와의 논리곱(567)으로 실제 데이터 디펜던시 체크 시에 사용되는 LockBits_cleared(5330 비티를 만든다. 레지스터 파일에서부터 데이터를 읽거나, 레지스터 파일로 데이터를 쓰려고 하는 경우에 각 레지스터의 인덱스에 해당하는 LockBits_cleared(533) 비트를 체크해서 만일 그 비트가 '1'의 값을 가지는 경우에는 레지스터 파일 내의 값이 유효하지 못한 것으로 알고 해당 록 비트가 '0'값이 될 때까지 대기 신호를 내며, 그렇지 않고 '0'의 값을 가진다면 유효한 값이므로 계속 진행이 가능하다는 것을 알 수 있다.

본 발명에서는 위에서 설명한 바와 같이 록 구조를 가진 인덱스 선입선출 회로를 사용하여 데이터 디펜던시 체크를 함으로서 실제 유효한 오퍼레이션이 가능하도록 하여 효율성을 높이고 부동소수점 연산기의 오동작을 방지하도록 하였다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 파이프라인 프로세서의 레지스터 파일에 록 비트를 추가로 구비하여 파이프라인된 오퍼레이션 수행 시 각 오퍼레이션의 라이트 인덱스를 보고 그 인덱스에 해당되는 레지스터 파일의 록 비트를 세팅하고 라이트할 인덱스를 스테이지마다 선입선출시켜 그 오퍼레이션의 실제 라이트 시점에서 인덱스 선입선출 회로부의 결과 인덱스에 해당하는 레지스터 파일의 록 비트를 클리어시켜 줌으로써 종래의 방식보다 정확한 오퍼레이션을 수행할 수 있고, 또한 오동작도 줄일 수가 있다.

Claims (3)

1. 파이프라인된 마이크로프로세서에서 스택 구조로 이루어진 다수의 레지스터 파일에 저장된 데이터의 디펜던시를 체크하기 위한 장치에 있어서,

   상기 레지스터 파일 각각은, 상기 디펜던시 체크를 위한 록 비트를 추가로 구비하고,

   제1 인스트럭션의 라이트 인덱스를 다수의 처리 스테이지마다 선입선출시키기 위한 선입선출 회로부; 및

   상기 제1 인스트럭션의 라이트 인덱스, 인에이블 신호 및 상기 선입선출 회로부로부터 출력되는 인덱스에 응답하여 상기 록 비트의 셋 또는 클리어 동작을 제어하기 위한 록 비트 제어 회로부를 포함하여,

   상기 제1 인스트럭션의 라이트 인덱스가 제2 인스트럭션의 오퍼랜드 인덱스와 동일하여 상기 제1 및 제2 인스트럭션간에 데이터 디펜던시가 존재할 때, 상기 제1 이스트럭션의 라이트 인덱스에 의해 인덱스되는 상기 레지스터 파일의 록 비트를 세팅하고, 상기 다수의 처리 스테이지를 거쳐 상기 제1 인스트럭션의 수행이 완료된 후 상기 선입선출 회로부로부터 출력되는 인덱스에 의해 인덱스되는 상기 레지스터 파일의 록 비트를 클리어하도록 구성함을 특징으로 하는 장치.
2. 제 1 항에 있어서, 상기 록 비트 제어 회로부는,

   상기 제 1 인스트럭션의 라이트 인덱스를 입력받아 디코딩하는 제1 디코딩 수단;

   상기 선입선출 회로부로부터 출력되는 인덱스를 입력받아 디콩딩하는 제2 디코딩 수단;

   상기 제1 디코딩 수단으로부터의 신호 및 상기 인에이블 신호를 입력받아 논리 곱하기 위한 제 1 논리곱 수단;

   상기 제1 논리곱 수단으로부터의 신호 및 록 비트 제어 신호를 입력받아 논리합하기 위한 논리합 수단; 및

   상기 논리합 수단으로부터의 신호 및 상기 제2 디코딩 수단으로부터의 신호를 입력받아 논리곱하여 상기 록 비트 제어 신호를 출력하기 위한 제2 논리곱 수단을 포함하며,

   상기 록 비트 제어 신호가 제1 레벨값일 때, 상기 레지스터 파일의 록 비트를 세팅하고, 상기 록 비트 제어 신호가 제2 레벨값일 때 상기 레지스터 파일의 록 비트를 클리어하는 것을 특징으로 하는 장치.
3. 제 2 항에 있어서, 상기 록 비트 제어 회로부는, 상기 논리합 수단으로부터의 신호를 1 사이클 지연하기 위한 지연 수단을 더 포함하여 이루어지는 장치.