JP2002268877A - クロック制御方法及び当該クロック制御方法を用いた情報処理装置 - Google Patents

クロック制御方法及び当該クロック制御方法を用いた情報処理装置

Info

Publication number
JP2002268877A
JP2002268877A JP2001065403A JP2001065403A JP2002268877A JP 2002268877 A JP2002268877 A JP 2002268877A JP 2001065403 A JP2001065403 A JP 2001065403A JP 2001065403 A JP2001065403 A JP 2001065403A JP 2002268877 A JP2002268877 A JP 2002268877A
Authority
JP
Japan
Prior art keywords
instruction
clock
execution
processing
cycles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001065403A
Other languages
English (en)
Other versions
JP3607209B2 (ja
Inventor
Keisuke Kaneko
圭介 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001065403A priority Critical patent/JP3607209B2/ja
Priority to US10/093,543 priority patent/US7000135B2/en
Publication of JP2002268877A publication Critical patent/JP2002268877A/ja
Application granted granted Critical
Publication of JP3607209B2 publication Critical patent/JP3607209B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3237Power saving characterised by the action undertaken by disabling clock generation or distribution
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

(57)【要約】 【課題】 パイプライン処理の実行効率を損なうことな
く諸費電力を低減することができるクロック制御方法及
び当該クロック制御方法を用いた情報処理装置を提供す
る。 【解決手段】 クロックに同期して処理を行う処理回路
と、処理回路へのクロック供給を制御するクロック供給
制御回路を有する情報処理装置において、処理回路にお
ける処理の実行開始から処理結果の出力までに必要とす
るサイクル数を抽出し、抽出されたサイクル数をクロッ
ク供給制御回路に伝達し、処理回路における処理の開始
からクロック供給を開始し、サイクル数の供給が終了し
た後、処理回路へのクロック供給を停止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プロセッサを用い
る情報処理装置に関する。特に、クロック供給の制御方
法に特徴を有する情報処理装置に関する。
【0002】
【従来の技術】命令を処理するプロセッサをはじめとし
た情報処理装置において、命令実行のスループットを向
上させるために一般的にパイプライン処理が行われる。
一般的なパイプライン構成としては、IFステージ(命
令フェッチステージ)、DECステージ(命令デコード
ステージ)、EXステージ(命令実行ステージ)、ME
Mステージ(メモリアクセスステージ)、WBステージ
(メモリライトバックステージ)の5段階構成が良く用
いられている。通常は各ステージに同じ周波数のクロッ
クが供給されることによって、各ステージにおける処理
が進行することになる。
【0003】また、プロセッサ自体の実行性能を向上さ
せるためには、実行周波数を増加させることによって処
理の高速化を図ることが多い。しかしながら、処理の高
速化を図るためにクロック周波数を増加させると、クロ
ック周波数に比例してプロセッサの消費電力が増加して
しまう。特に、プロセッサが搭載される携帯機器等にお
いては、処理性能の向上とともに消費電力低減が課題と
なっており、かかる技術的ジレンマをいかに解決してい
くかが重要な課題の一つとなっている。
【0004】従来から、消費電力低減を実現するため
に、あるステージで複数サイクルの処理を必要とする場
合には他のステージのクロック供給を停止するという技
術がある。この技術においては、EXステージで複数サ
イクルの処理を行っている場合には、DECステージ及
びIFステージのクロック供給を停止し、DECステー
ジ及びIFステージにおける動作を停止させることがで
きることから、パイプラインにおいて処理が停止するス
テージでの消費電力を低減させることが可能となる。
【0005】同様の手法により、MEMステージにおい
て複数サイクル処理を行っている場合に、EXステー
ジ、DECステージ、及びIFステージのクロック供給
を停止させることによって、消費電力を低減させること
も可能である。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の解決方法では、例えばMEMステージで
複数サイクル処理を行っている場合にはEXステージの
クロック供給が停止されるために、EXステージに存在
する命令はEXステージに投入されてから実行が停止す
ることになる。このため、MEMステージで複数サイク
ルの処理を行っているサイクル期間中にEXステージで
複数サイクル処理を必要とする命令が投入されても、M
EMステージでの実行が完了していないとEXステージ
での多サイクル命令の実行が開始できない。このため
に、MEMステージの実行が完了した時点ではEXステ
ージの命令は実行完了しておらず、MEMステージでも
実行完了後にEXステージの命令をすぐにMEMステー
ジに投入することができないという問題点が生じること
になる。
【0007】図1を参照しながら上述した例における処
理のタイミングについて詳細に説明する。図1において
は、MEMステージで7サイクルの処理が行われる命令
Aと、EXステージで5サイクルの処理が行われる命令
Bが連続して実行される場合のパイプライン状態を示し
ている。
【0008】サイクル1−1、1−2において、順次命
令Aおよび命令BがパイプラインのDECステージに投
入され、サイクル1−3から命令AのMEMステージで
の処理が開始される。同時にサイクル1−3において命
令BはEXステージに投入される。
【0009】命令AはMEMステージで7サイクルの処
理であるため、サイクル1−4の期間においては命令A
の実行によってMEMステージにおけるパイプロックが
発生する。従来の技術では、MEMステージでの処理完
了までEXステージのクロック供給を停止させるため、
サイクル1−4の期間、図1に示すようにEXステージ
クロックは停止されることになる。したがって、EXス
テージでは命令Bの処理が行われるが、EXステージク
ロックが停止しているため、処理の継続を行うことはで
きない。
【0010】EXステージにクロック供給が再開される
のは、MEMステージの命令Aの実行が完了したサイク
ル1−5からであり、EXステージの命令Bの実行再開
はサイクル1−5から行われる。
【0011】EXステージにクロックが供給されつづけ
ている場合には、命令Bは命令AがMEMステージで処
理を行っている期間でも実行を行うことが可能であり、
命令AがWBステージに投入されるサイクル1−5の時
点で命令BをMEMステージに投入することが可能であ
る。しかし、消費電力を下げる従来の技術では、命令A
がWBステージに投入されないとEXステージの実行が
再開されないために、実際にはサイクル1−7でMEM
ステージに投入されることになる。
【0012】すなわち、消費電力を低減させるために、
パイプライン処理における実行効率を損なう処理が行わ
れていることになる。また、ハードウェアにおけるすべ
ての命令実行時に上記のようなクロック停止が行われる
ため、プログラム処理の性質上、クロックを停止せずに
通常動作と同等の性能での処理を行いたい場合において
は、別途クロックを停止させないように指定する手段を
設ける必要が生じることになる。
【0013】本発明は、上記問題点を解消するべく、パ
イプライン処理の実行効率を損なうことなく消費電力を
低減することができるクロック制御方法及び当該クロッ
ク制御方法を用いた情報処理装置を提供することを目的
とする。
【0014】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかるクロック制御方法は、クロックに同期
して処理を行う処理回路と、処理回路へのクロック供給
を制御するクロック供給制御回路を有する情報処理装置
において、処理回路における処理の実行開始から処理結
果の出力までに必要とするサイクル数を抽出する工程
と、抽出されたサイクル数を前記クロック供給制御回路
に伝達する工程と、処理回路における処理の開始からク
ロック供給を開始する工程と、サイクル数の供給が終了
した後、処理回路へのクロック供給を停止する工程を有
することを特徴とする。
【0015】かかる構成により、処理に必要なサイクル
数分だけクロックを供給することができることから、無
駄なクロック供給を未然に防止することができ、消費電
力を低減することが可能となる。
【0016】また、本発明にかかるクロック制御方法
は、サイクル数が、処理実行開始から処理結果出力まで
の最小サイクル数以上であり、常時供給した場合のサイ
クル数よりも小さいことが好ましい。最小サイクル数に
おいて最も顕著な効果を得ることができるが、最低限常
時供給した場合におけるサイクル数より小さければ同様
の効果が期待できるからである。
【0017】次に上記目的を達成するために本発明にか
かるクロック制御方法は、クロックに同期して処理を行
う第1の処理回路及び第2の処理回路と、第1の処理回
路へのクロック供給を制御するクロック供給制御回路
と、第1の処理回路における処理結果が入力される第2
の処理回路とを有する情報処理装置において、第1の処
理回路において第1の処理及び第2の処理が連続して処
理される場合であり、かつ第2の処理回路において第1
の処理回路の処理結果を入力として第3の処理を開始す
ると同時に、第1の処理回路において第2の処理を実行
する場合に、第1の処理回路における処理の実行に必要
な第1のサイクル数を抽出する第1の工程と、第1のサ
イクル数をクロック供給制御回路に伝達する第2の工程
と、第1の処理回路における処理の開始からクロック供
給を開始する第3の工程と、第1のサイクル数分のクロ
ック供給が終了した時点で第2の処理回路における処理
が開始可能か否かを判断する第4の工程と、第1の処理
回路における第2の処理の処理実行に必要な第2のサイ
クル数を抽出する第5の工程と、第2のサイクル数をク
ロック供給制御回路に伝達する第6の工程と、第4の工
程において処理開始が可能であると判断された場合、第
1の処理回路における処理結果を第2の処理回路に入力
する第7の工程と、第4の工程における処理開始が可能
であると判断された場合、第1の処理回路へ第2のサイ
クル数のクロックを供給開始し、第2の処理回路におけ
る処理を第1の処理回路において処理を開始する第8の
工程を含むことを特徴とする。
【0018】かかる構成により、処理に必要なサイクル
数分だけクロックを供給することができることから、無
駄なクロック供給を未然に防止することができ、消費電
力を低減することが可能となる。
【0019】次に上記目的を達成するために本発明にか
かるクロック制御方法は、クロックに同期して処理を行
う第1の処理回路及び第2の処理回路と、第1の処理回
路へのクロック供給を制御するクロック供給制御回路
と、第1の処理回路における処理結果が入力される第2
の処理回路とを有する情報処理装置において、第1の処
理回路における処理と第2の処理回路における処理とが
連続して処理される場合に、第1の処理回路における処
理の実行に必要な第1のサイクル数を抽出する第1の工
程と、第1のサイクル数をクロック供給制御回路に伝達
する第2の工程と、第1の処理回路における処理の開始
からクロック供給を開始する第3の工程と、第1のサイ
クル数分のクロック供給が終了した時点で第2の処理回
路における処理が開始可能か否かを判断する第4の工程
と、第1の処理回路における第2の処理の処理実行に必
要な第2のサイクル数を抽出する第5の工程と、第2の
サイクル数をクロック供給制御回路に伝達する第6の工
程と、第4の工程において処理開始が可能であると判断
された場合、第1の処理回路における処理結果を第2の
処理回路に入力する第7の工程と、第4の工程における
処理開始が可能であると判断された場合、第1の処理回
路へ第2のサイクル数のクロック供給を開始し、第2の
処理回路における処理を第1の処理回路において処理を
開始する第8の工程を含むことを特徴とする。
【0020】次に上記目的を達成するために本発明にか
かるクロック制御方法は、命令をパイプライン処理する
ことが可能な情報処理装置において、実行ステージにお
ける命令実行に必要なサイクル数を抽出する工程と、実
行ステージに属する回路へのクロック供給を制御する工
程と、抽出されたサイクル数を伝達する工程を含み、実
行ステージにおける命令の実行開始からサイクル数分だ
けクロック供給を行うことを特徴とする。
【0021】かかる構成により、実行サイクルに必要な
クロック供給のみを行うことによって、パイプライン処
理の実行効率を損なうことなく消費電力を低減すること
が可能となる。
【0022】また、本発明にかかるクロック制御方法
は、サイクル数を抽出する工程において、命令ごとに実
行ステージにおける実行サイクル数を定め、命令コード
をデコードし、命令の種別を判定すると同時に実行サイ
クル数をサイクル数として抽出することが好ましい。
【0023】また、本発明にかかるクロック制御方法
は、サイクル数を抽出する工程において、実行ステージ
における実行サイクル数を命令のビットコードで定める
実行サイクル数フィールドを設け、命令コードをデコー
ドし、命令の種別を判定すると同時に、実行サイクル数
フィールドから実行ステージにおける命令実行サイクル
数をサイクル数として抽出することが好ましい。同様
に、ハードウェア的に命令ごとの実行サイクル数を記憶
したり、あるいは命令ごとのクロックを生成する回路が
不要になることから、デコーダ回路自体の規模を縮小す
ることができ、全体として消費電力を削減することがで
きるからである。
【0024】また、本発明にかかるクロック制御方法
は、サイクル数を抽出する工程において、情報処理装置
が実行するすべての命令を実行ステージにおける実行サ
イクル数によってグループに分別し、分別されたグルー
プごとにグループ番号を定め、命令コードにグループ番
号を設定するグループ番号フィールドを設け、命令コー
ドをデコードし、命令の種別を判定すると同時にグルー
プ番号を抽出し、グループ番号に対応する実行サイクル
数をサイクル数として抽出することが好ましい。同様
に、ハードウェア的に命令ごとの実行サイクル数を記憶
したり、あるいは命令ごとのクロックを生成する回路が
不要になることから、デコーダ回路自体の規模を縮小す
ることができ、全体として消費電力を削減することがで
きるからである。
【0025】また、本発明にかかるクロック制御方法
は、サイクル数を抽出する工程において、可変長命令を
処理する場合には、命令コードの命令語長ごとに実行ス
テージにおける実行サイクル数を定め、命令コードをデ
コードし、実行する命令を判定すると同時にデコードし
た命令の命令語長から実行サイクル数をサイクル数とし
て抽出することが好ましい。同様に、ハードウェア的に
命令ごとの実行サイクル数を記憶したり、あるいは命令
ごとのクロックを生成する回路が不要になることから、
デコーダ回路自体の規模を縮小することができ、全体と
して消費電力を削減することができるからである。
【0026】次に上記目的を達成するために本発明にか
かるクロック制御方法は、命令をパイプライン処理する
ことができる情報処理装置において、実行ステージにお
ける命令実行に必要なサイクル数を抽出する工程と、実
行ステージに属する回路へのクロック供給を制御する工
程と、サイクル数を伝達する工程と、実行ステージにお
ける命令の実行開始時点からクロック供給を行うか否か
を選択する工程を含み、クロック供給を選択する工程に
おいてクロック供給を行うと選択された場合、クロック
供給を制御する工程において実行ステージにおける命令
の実行開始からサイクル数分だけクロック供給を開始す
ることを特徴とする。
【0027】かかる構成により、実行ステージにおける
命令の実行開始時点からクロック供給を行うか否かを判
断して、必要な場合にのみクロック供給を行うことがで
きることから、パイプライン処理の実行効率を損なうこ
となく消費電力を低減することが可能となる。
【0028】また、本発明にかかるクロック制御方法
は、クロック供給を選択する工程において、命令コード
に実行ステージにおける命令の実行開始からクロック供
給を行うか否かを示すクロック供給許可ビットを設け、
命令コードのデコードと同時にクロック供給許可ビット
からクロック供給を行うか否かの情報を抽出することが
好ましい。クロック供給許可ビットからクロック供給を
行うか否かを判断できるので、ハードウェア的にクロッ
ク供給の必要性を判断する必要が無く、その分消費電力
を低減することが可能となるからである。
【0029】また、本発明にかかるクロック制御方法
は、連続する第1の命令と第2の命令との依存関係を解
析し、第2の命令が第1の命令の実行結果を参照する場
合には、クロック供給許可ビットをオン状態にすること
が好ましい。依存関係にある第1の命令が実行完了次
第、第2の命令にクロック供給できるようにするためで
ある。
【0030】次に上記目的を達成するために本発明にか
かるクロック制御方法は、命令をパイプライン処理する
ことができる情報処理装置において、実行ステージにお
ける命令の実行に必要なサイクル数を抽出する工程と、
実行ステージに属する回路へのクロック供給を制御でき
る工程と、サイクル数を伝達する工程と、実行ステージ
における命令の実行開始時点からクロック供給を行うか
否かを選択する工程と、実行ステージの次のステージの
状態を判定する工程を含み、クロック供給を選択する工
程においてクロック供給を行うと選択され、次のステー
ジの状態を判定する工程において次のステージが実行可
能であると判定された場合、クロック供給を制御する工
程において実行ステージにおける命令の実行開始からサ
イクル数分だけクロック供給を開始することを特徴とす
る。
【0031】かかる構成により、実行ステージにおける
命令の実行開始時点からクロック供給を行うか否かを判
断するとともに、次のステージの状態に応じてクロック
供給を行うことができることから、パイプライン処理の
実行効率を損なうことなく消費電力を低減することが可
能となる。
【0032】また、本発明にかかるクロック制御方法
は、クロック供給を選択する工程において、実行ステー
ジの次のステージで実行中の第1の命令の実行状態と、
実行ステージで実行開始する第2の命令と第1の命令の
依存関係を判定し、第2の命令が第1の命令の実行結果
に依存する場合には、第1の命令の実行完了まで第2の
命令を実行ステージで実行するのに必要なサイクル数の
クロック供給を行わないことを選択し、依存しない場合
には、実行ステージで実行するのに必要なサイクル数の
クロック供給を行うことを選択することが好ましい。依
存関係にある場合に第1の命令が完了するまで第2の命
令を実行することがないようにするためである。
【0033】次に上記目的を達成するために本発明にか
かるクロック制御方法は、命令をパイプライン処理する
ことができる情報処理装置において、実行ステージにお
ける命令の実行に必要なサイクル数を抽出する工程と、
実行ステージに属する回路へのクロック供給を制御する
工程と、サイクル数を伝達する工程と、実行ステージに
おける命令の実行開始時点からクロック供給を行うか否
かを選択する工程と、実行ステージより後のすべてのス
テージで命令実行が完了していることを検出する工程を
含み、クロック供給を選択する工程においてクロック供
給を行うと選択され、実行ステージより後のすべてのス
テージで命令実行が完了していることが検出された場
合、クロック供給を制御する工程において、実行ステー
ジにおける命令の実行開始からサイクル数分だけクロッ
ク供給を開始することを特徴とする。
【0034】かかる構成により、実行ステージにおける
命令の実行開始時点からクロック供給を行うか否かを判
断するとともに、パイプライン処理の実行効率を下げて
プログラムを実行して良い場合により低消費電力化を図
ることが可能となる。
【0035】また、本発明にかかるクロック制御方法
は、パイプラインの各ステージごとに各ステージへのク
ロック供給の制御が可能であり、各ステージにおける命
令の実行時以外は各ステージのクロック供給を停止可能
であることが好ましい。無駄なクロック供給を回避する
ことができるからである。
【0036】また、本発明にかかるクロック制御方法
は、命令コードに低速動作ビットを設け、低速動作ビッ
トがセットされている命令を実行ステージで実行する場
合には、実行ステージより後のステージにおいて先行す
る命令の実行がすべてのステージで完了したと検出した
後にサイクル数分のクロック供給を開始することが好ま
しい。低速動作ビットによって、高速動作が必要とされ
ない処理において、処理にかかる消費電力を低減するこ
とができるからである。
【0037】また、本発明にかかるクロック制御方法
は、実行形式コードが高級言語で記述されているプログ
ラムに基づいて生成されるクロック制御方法であって、
高級言語によるプログラム記述によって、低速動作を行
うか否かを指定する工程を含み、高級言語によって低速
動作を行うと指定されたプログラム記述を実行形式コー
ドに変換する場合に、クロック供給開始許可ビットをオ
ン状態とすることが好ましい。プロセッサが動的に消費
電力状態を検出する必要がないため、検出回路のハード
ウェア実装が不要となり、消費電力をの低減膏顔w得る
ことができるからである。
【0038】次に上記目的を達成するために本発明にか
かる情報処理装置は、上述したようなクロック制御方法
を用いることを特徴とする。
【0039】かかる構成により、パイプライン処理を行
うプロセッサにおいて実行性能を落とさずに消費電力の
低減効果を得ることができ、命令コード中に実行サイク
ル数を定義できるようにすることでハードウェア資源の
増加を抑えて、かつ消費電力の低減効果を得ることが可
能となる。
【0040】
【発明の実施の形態】(実施の形態1)以下、本発明の
実施の形態1にかかるクロック制御方法を用いた情報処
理装置について、図面を参照しながら説明する。図2
は、本発明の実施の形態1にかかるクロック制御方法を
用いた情報処理装置のシステム構成図である。
【0041】図2において、201はクロックに同期し
て処理を行う第1の処理回路を、202は第1の処理回
路201のクロックを制御するクロック制御回路を、2
03はサイクル数抽出回路を、204はクロック制御回
路202へ入力されるクロックを、208はサイクル数
抽出回路203で抽出された処理サイクル数を、214
はクロック204を生成するクロックジェネレータを、
209はクロック制御回路202から処理回路201に
入力される処理回路クロックを、210はクロックの最
終サイクルを示すクロック終了信号を、それぞれ示す。
【0042】また、205は第1の処理回路201への
命令を、206は第1の処理回路201へのリクエスト
を、207は第1の処理回路201への入力データを、
それぞれ示しており、これらはシステム制御部213か
ら出力される。さらに、211は第1の処理回路201
からの出力データを、212は出力データ211を新た
な入力として動作する第2の処理回路を、それぞれ示し
てしる。
【0043】図3は、本実施の形態1にかかるロック制
御方法を用いた情報処理装置における処理の流れ図であ
る。図3において、システム制御部213から第1の処
理回路201における処理の命令及びリクエストがある
場合、サイクル数抽出ステップ(ステップS301)に
おいて第1の処理回路201での処理に必要なサイクル
数を抽出する。
【0044】次に、第1の処理回路201にクロックを
供給開始するとともに(ステップS302)、データを
入力する(ステップS303)。そして、ステップS3
01で抽出したサイクル数のクロック供給を完了したか
否かを判定し(ステップS304)、クロック供給を完
了していない場合には(ステップS304:No)、次
の1サイクルのクロックを出力する(ステップS30
6)。ステップS306後、再度ステップS304を繰
り返す。
【0045】ステップS304において抽出したサイク
ル数のクロック供給を完了したと判定した場合(ステッ
プS304:Yes)、第1の処理回路201における
処理は完了したことになり、データを出力することにな
る(ステップS305)。
【0046】次に、後続する命令があるかどうかを判定
し(ステップS307)、後続する命令がある場合には
(ステップS307:Yes)、ステップS301から
再度処理を行い、後続する命令が無い場合には(ステッ
プS307:No)、クロック制御回路202からのク
ロック供給を停止して(ステップS308)、次の命令
があるまでステップS307を繰り返すことになる。
【0047】図4に、クロック供給のタイミング図を示
す。図4において、リクエストと命令がサイクル4−1
で発生すると、処理に必要なサイクル数を抽出して、処
理回路クロックの供給を開始する。なお、図4において
は、処理が5サイクルで行われる場合について説明す
る。
【0048】すなわち、処理は5サイクルで行われるた
め、処理回路クロックは5サイクルのクロック供給を行
い(サイクル4−2)、その後、処理回路クロックを停
止する。
【0049】クロックの最終サイクル4−3ではクロッ
ク終了信号を出力し、第1の処理回路201から処理結
果のデータを出力する。あるいは、クロック終了信号が
出力されているサイクルでのデータ出力を有効と判断す
る。
【0050】以上のように本実施の形態1によれば、シ
ステム制御部213から第1の処理回路201における
処理の命令及びリクエストがある場合、第1の処理回路
201での処理に必要なサイクル数を事前に抽出してお
き、その分だけクロックを供給することから、無駄なク
ロック供給を未然に回避することが可能となる。
【0051】(実施の形態2)以下、本発明の実施の形
態2にかかるクロック制御方法を用いた情報処理装置に
ついて、図面を参照しながら説明する。本実施の形態2
では、第1の処理回路201が、連続して第1の処理と
第2の処理を行う場合のクロック制御方法について説明
する。図2において、第1の処理回路201は、処理が
終了すると第2の処理回路212にデータを出力し、第
2の処理回路212が処理を開始すると、第1の処理回
路201は第2の処理を開始することになる。
【0052】また、図16は、本発明の実施の形態2に
かかるクロック制御方法を用いた情報処理装置での第1
の処理回路における処理の流れ図である。図16におい
て、システム制御部213から第1の処理回路201に
おける処理の命令及びリクエストがある場合、まず第1
の処理回路201における処理に必要なサイクル数を抽
出する(ステップS301)。
【0053】次に、第1の処理回路201に対してクロ
ック供給を開始するとともに(ステップS302)、デ
ータを入力する(ステップS303)。そして、ステッ
プS301で抽出したサイクル数分のクロック供給を完
了していないと判定された場合には(ステップS30
4:No)、次の1サイクルのクロックを出力して(ス
テップS306)。抽出したサイクル数になるまでステ
ップS304を繰り返す。
【0054】ステップS304において抽出したサイク
ル数分のクロック供給を完了したと判定された場合には
(ステップS304:Yes)、第1の処理回路201
における処理は完了したことになり、データを出力する
ことになる(ステップS305)。
【0055】次に、第1の処理回路201への次のリク
エストがあるか否かを判定する(ステップS160
1)。次のリクエストがないと判定された場合には(ス
テップS1601:No)、クロック供給を停止し(ス
テップS1604)、次のリクエストがあるまでクロッ
ク供給は行われない。
【0056】次のリクエストがあると判定された場合に
は(ステップS1601:Yes)、次のリクエストに
対する処理実行にかかるサイクル数を抽出し(ステップ
S1602)、現在第1の処理回路201が出力してい
るデータを新たな入力として第2の処理回路212が処
理を開始できるか否かを判定する(ステップS160
3)。
【0057】第2の処理回路212が処理を開始できる
と判定された場合には(ステップS1603:Ye
s)、第2の処理回路212は第1の処理回路201に
おける出力データを取り込んで処理の実行を開始し、第
1の処理回路201はステップS302に戻って次のリ
クエストに対する処理を実行する。
【0058】第2の処理回路212が処理を開始できな
いと判定された場合には(ステップS1603:N
o)、クロック供給を停止し、第2の処理回路212で
現在第1の処理回路201が出力しているデータを用い
た処理を開始できるようになるまでクロック供給を停止
する(ステップS1604)。
【0059】次に、図17には本発明の実施の形態2に
かかるクロック制御方法を用いた情報処理装置における
クロック供給のタイミング図を示す。図17において、
第1のリクエスト及び命令がサイクル17−1で発生す
ると、処理に必要なサイクル数を抽出して処理回路に対
してクロック供給を開始する。
【0060】なお、図17においては、図4と同様に、
処理が5サイクルで行われる場合について説明する。す
なわち、第1のリクエスト及び命令に対する処理は5サ
イクルで行われるため、処理回路クロックはサイクル1
7−2に示すように5サイクルのクロック供給を行い、
5サイクル分のクロック供給が完了したら処理回路クロ
ックが停止する。処理回路クロックの最終サイクル17
−3においてはクロック終了信号を出力し、第1の処理
回路201から第2の処理回路212にデータを出力す
る。
【0061】また、処理回路クロックの最終サイクル1
7−3においては、第2の処理回路212が処理を開始
することができるか否かを判定する。図17は、サイク
ル17−3においては処理を開始することができない場
合を示しており、第2の処理回路212はサイクル17
−5において処理を開始できることを示している。
【0062】すなわち、サイクル17−5において第2
の処理回路212が処理開始信号を出力するまで、第1
の処理回路201は次のリクエスト及び命令が入力され
ても実行を開始することはなく、またクロック供給も停
止されたままとなる。さらに、サイクル17−3におい
て第2のリクエストが第1の処理回路201に入力され
たとしても、第1の処理回路201は、処理回路クロッ
クの供給が完了してから第2の処理回路が処理を開始で
きるサイクル17−5までのサイクル期間17−4の間
は、第2のリクエストに対する処理の実行を開始するこ
とはない。サイクル17−4の期間中は、第1の処理回
路201における第2のリクエストに対する処理に必要
なサイクル数を抽出するのみである。
【0063】そして、サイクル17−5において、第2
の処理回路212が処理を開始することができるように
なると、第2の処理回路212は第1の処理回路201
の出力データを用いて処理を開始し、同時に第1の処理
回路201は第2のリクエスト及び命令についての処理
を開始する。サイクル17−5においては、第1の処理
回路201はサイクル17−1と同様に、処理に必要な
クロック数のみクロック供給が開始される。
【0064】以上のように本実施の形態2によれば、第
2の処理回路で実行中であっても、次の処理を第1の処
理回路で実行することができ、無駄なクロック供給を未
然に回避することが可能となる。
【0065】(実施の形態3)以下、本発明の実施の形
態3にかかるクロック制御システムについて、図面を参
照しながら説明する。図5は、本実施の形態3にかかる
クロック制御方法を用いたパイプライン処理を行うプロ
セッサの構成図を示しており、EXステージでの実行サ
イクル数の抽出を命令デコーダで行うプロセッサを示し
ている。
【0066】図5には標準的な5段パイプライン構成の
プロセッサを示している。図5において、IFステージ
501、DECステージ502、MEMステージ50
4、WBステージ505には、クロックジェネレータ5
09からクロック510が供給される。EXステージ5
03には、クロック510がクロック制御部507で制
御されたEXステージクロック516が供給される。
【0067】DECステージ502内には、命令がEX
ステージ503において何サイクルで実行されるかを抽
出するサイクル数抽出部506を装備している。クロッ
ク制御部507はDECステージ502内のサイクル数
抽出部506によって抽出されたサイクル数517が出
力され、EXステージ503での必要サイクル数をEX
ステージ503に供給する。
【0068】EXステージ503と、MEMステージ5
04には、各ステージでの命令実行状態を判定するEX
ステージ状態判定部512、MEMステージ状態判定部
511を装備し、EXステージ判定結果521とMEM
ステージ判定結果522がEXステージ実行開始要求生
成部513に出力する。
【0069】DECステージ502からのリクエスト5
23が出力されると、EXステージ実行開始要求生成部
513はEXステージ判定結果521とMEMステージ
判定結果522からEXステージ503に命令投入可能
であると判断した場合、実行開始信号518をEXステ
ージ503へ出力する。また、実行開始信号518はク
ロック制御部507へも入力される依存関係判定部51
4はDECステージ502にある命令の情報であるDE
C命令情報520と、EXステージ503にある命令の
情報であるEX命令情報519からDECステージの命
令とEXステージの命令との依存関係を判定し、依存判
定結果524を出力する。供給開始信号生成部508は
実行開始信号518と依存判定結果524からEXステ
ージにいまから投入する命令が先行命令と依存関係が無
い場合には供給開始信号515をクロック制御部507
へ出力する。
【0070】図6には、命令実行及びクロック供給時に
おける処理の流れ図を示す。図6では、DECステー
ジ、EXステージにおける処理の流れ図を示している。
【0071】まず、DECステージに命令があるかどう
かを調べる(ステップS601)。命令が存在しない場
合には(ステップS601:No)、クロック1サイク
ル待機する(ステップS602)。命令が存在する場合
には(ステップS601:Yes)、デコードした命令
に対してEXステージでの実行サイクル数を抽出する
(ステップS603)。
【0072】次に、EXステージへ命令投入が可能かど
うかを判定する。まずEXステージにおいて先行する命
令が存在するかどうかを調べ(ステップS604)、先
行する命令が存在する場合には(ステップS604:Y
es)、当該命令の実行が完了しているか否かを判定す
る(ステップS605)。ステップS605において実
行が完了していないと判定された場合には(ステップS
605:No)、クロック1サイクル分だけ待機し(ス
テップS606)、実行が完了していると判定された場
合には(ステップS605:Yes)、MEMステージ
における実行が完了したか否かを調べる(ステップS6
07)。
【0073】ステップS607において実行が完了して
いないと判断された場合には(ステップS607:N
o)、クロック1サイクル分だけ待機し(ステップS6
08)、実行が完了していると判定された場合には(ス
テップS607:Yes)、EXステージに命令投入が
可能であるものと判断し、EXステージの実行開始要求
を出してEXステージへ命令の投入を行う(ステップS
609)。それと同時に、クロック制御部へEXステー
ジに供給するサイクル数を入力する(ステップS61
0)。また、先行する命令と今からEXステージで実行
する命令との依存関係の有無を確認する(ステップS6
11)。
【0074】ステップS611において依存関係が無い
と判断され(ステップS611:No)、かつステップ
S609においてEXステージ実行開始要求がある場合
には,クロックの供給を開始することになる(ステップ
S612)。
【0075】EXステージに命令が投入されても、先行
する命令にこれからEXステージで実行開始する命令が
依存している場合、すなわち現在MEMステージで実行
している命令のMEMステージの実行結果をEXステー
ジで実行する命令が参照する場合には、EXステージで
の命令実行を開始することができない。
【0076】したがって、ステップS611において依
存関係があると判断された場合には(ステップS61
1:Yes)、先行する命令はMEMステージで実行し
ていることから、MEMステージにおける実行状態を判
定し、MEMステージにおいて実行が完了しているか否
かを判定する(ステップS613)。ステップS613
において実行が完了していると判定された場合には(ス
テップS613:Yes)、ステップS612において
クロックの供給を開始する。実行が完了していないと判
定された場合には(ステップS611:No)、クロッ
ク1サイクル分だけ待機することになる(ステップS6
14)。
【0077】そして、ステップS612においてクロッ
ク供給が開始されると、1サイクルクロックをEXステ
ージに供給し(ステップS615)、次にサイクル数抽
出部において抽出されたサイクル数のクロック供給が完
了したか否かを判定する(ステップS616)。クロッ
ク供給が完了していない場合には(ステップS616:
No)、ステップS615において再度クロックを出力
する。
【0078】ステップS616においてクロックの供給
が完了したと判断した場合には(ステップS616:Y
es)、MEMステージの状態を調べてMEMステージ
における命令の実行が完了しているか否かを判定する
(ステップS617)。実行が完了している場合には
(ステップS617:Yes)、MEMステージへ命令
を投入して(ステップS618)、EXステージでの実
行結果をMEMステージに入力する。そして、次の命令
をEXステージで投入すべくステップS601から処理
を繰り返すことになる。
【0079】ステップS617において実行が完了して
いないと判断された場合には(ステップS617:N
o)、クロック供給を停止し(ステップS619)、M
EMステージでの実行が完了するまで待機することにな
る。
【0080】上述したような処理によって図7に示すよ
うな効果が生じる。図7においては、連続した命令Aと
命令Bを実行する場合の従来の技術を利用した場合のパ
イプライン状態と、本実施の形態2にかかるクロック制
御方法を用いた場合のパイプライン状態を示している。
【0081】なお、命令AはMEMステージでメモリア
クセスペナルティーにより実行に7サイクル必要とする
命令であり、命令BはEXステージで5サイクルの実行
サイクルを必要とする命令であるものとする。
【0082】まず、図7(a)には本実施の形態2にか
かるクロック制御方法を用いた場合、図7(b)には従
来のクロック制御方法を用いた場合のパイプライン状態
を示している。
【0083】命令Aは、サイクル7−2からMEMステ
ージに投入されて実行が行われる。しかしながら、メモ
リペナルティーで7サイクルの実行となるものとする。
この時点において、命令BはEXステージに投入されて
いることになる。
【0084】従来の技術では、図7(b)に示すよう
に、MEMステージにおいてウェイト状態になった場合
にはEXステージでのクロック供給が停止されるため、
サイクル7−2で命令BがEXステージに投入されて
も、サイクル7−2からサイクル7−8までの期間はク
ロック供給が行われないことになる。
【0085】すなわち、図7(b)のEXクロックのよ
うに、命令AのMEMステージでの実行がサイクル7−
8で終了して、WBステージに命令Aが投入されてか
ら、EXステージにはクロック供給が再開され、サイク
ル7−9から命令BのEXステージでの実行が再開され
る。したがって、従来の技術では、命令Bの実行サイク
ル期間は7−2から7−11の期間となる。
【0086】このように、命令Aがサイクル7−9にお
いてWBステージに投入され、MEMステージに次の命
令投入が可能な状態になっているにもかかわらず、EX
ステージにおいて命令Bの実行が完了していないため
に、MEMステージに命令Bを投入することができない
ことになってしまう。実際に命令BがMEMステージに
投入されるのは、命令Bの実行が完了した後であるサイ
クル7−11となる。
【0087】一方、本実施の形態3にかかるクロック制
御方法を用いた場合には、図7(a)に示すように、命
令AがMEMステージで7サイクルの実行を行っている
サイクル7−2からサイクル7−8の期間であっても、
EXステージにおける命令Bの実行サイクル数のクロッ
クが供給されるために、サイクル7−2から7−6まで
の期間も、EXステージにはクロックが供給されること
になる。
【0088】すなわち、MEMステージが命令Aの実行
によってウェイト状態であっても、EXステージにおい
て命令実行を行うことが可能であり、命令Bの実行サイ
クル期間は7−15に示す期間となり、従来よりも早期
に実行を完了させることが可能となる。さらに、命令B
がMEMステージに投入されるまでの待機サイクルであ
る7−16に示す期間は、EXステージにクロックを供
給することがないことから、待機状態にあるサイクルで
の無駄な電力消費を回避することが可能となる。
【0089】要は、サイクル7−9において命令AがW
Bステージに投入された時点で、命令BをMEMステー
ジに投入することができることになる。したがって、従
来のクロック制御方法に比べて、MEMステージに命令
Bが投入されるサイクル数が7−17に示すサイクル期
間だけ改善されることになる。また、図7の例における
命令A及び命令Bの実行の場合、図7(a)に示すパイ
プライン状態は常にEXステージにクロック供給を行っ
ている場合と同様になる。
【0090】以上のように本実施の形態3によれば、必
要なサイクル数のクロックを供給し、EXステージでの
命令を実行完了状態で待機状態とさせ、待機状態の場合
にはクロックを停止することができることから、パイプ
ライン実行の効率を落とさずに消費電力低減効果を得る
ことが可能となる。
【0091】(実施の形態4)以下、本発明の実施の形
態4について、図面を参照しながら説明する。図8は本
実施の形態4にかかるクロック制御方法における命令コ
ード自体の構成例示図を示す。
【0092】実施の形態4では、命令コード81にEX
ステージでのサイクル数を示す実行サイクル数フィール
ド82を設け、命令デコードと同時に実行サイクル数フ
ィールド82からサイクル数を抽出する方法である。
【0093】命令コード81は、実際の実行命令コード
である命令ビットフィールド83と、この命令が実行ス
テージでの実行サイクル数を示す実行サイクル数フィー
ルド82から構成される。
【0094】IFステージで、命令フェッチを行い読み
出しデータから命令コード81を取り出す。命令コード
81は、DECステージで命令ビットフィールド83か
ら命令をデコードすると同時に、実行サイクル数フィー
ルド82から命令がEXステージで実行される時の実行
サイクル数を取り出す。なお、実行サイクル数フィール
ド82には、実際のサイクル数を設定しても良いし、グ
ループ分けして、当該グループごとの識別番号を設定す
るものであっても良い。
【0095】例えば、EXステージにおける実行サイク
ル数が1サイクルである命令はグループ1に、3サイク
ルの命令はグループ2に、10サイクルの命令はグルー
プ3に、というように、サイクル数ごとにグループ分け
を行い、そのグループ番号を設定する。デコーダ回路で
は、実行サイクル数フィールド82に設定されたグルー
プ番号に基づいて、グループ番号に対応したサイクル数
を生成し、EXステージのクロック制御部に入力するこ
とになる。
【0096】以上のように本実施の形態4によれば、命
令デコーダのデコード回路においてハードウェア的に命
令ごとの実行サイクル数を記憶する、あるいは生成する
回路が不要となり、実施の形態2の場合よりもデコーダ
回路自体の規模を縮小することが可能となる。
【0097】(実施の形態5)以下、本発明の実施の形
態5について、図面を参照しながら説明する。実施の形
態5では可変長命令を処理するプロセッサにおいて、可
変長命令の命令語長から実行サイクル数を抽出する方法
である。
【0098】第一の命令はEXステージで1サイクル、
第二の命令は3サイクル、第三の命令は5サイクルの実
行サイクルを必要とするものとする。この場合、第一の
命令の命令コードは1バイト、第二の命令コードは3バ
イト、第三の命令コードは5バイトの命令コードである
と定義する。
【0099】可変長命令の命令コードがDECステージ
でデコードされる場合、命令語長を判定する必要があ
る。上記のように命令語長ごとに実行サイクルを定義し
た場合、命令をデコードするために命令データから可変
長命令を取り出し、命令語長を判定した時点で命令実行
サイクルを抽出することができる。
【0100】以上のように本実施の形態5によれば、実
施の形態4と同様に実施の形態3と比べてデコーダ回路
の規模自体を縮小することが可能となる。
【0101】(実施の形態6)以下、本発明の実施の形
態6について、図面を参照しながら説明する。図9は実
施の形態3と同様に、本実施の形態6にかかるクロック
制御方法を用いたパイプライン処理を行うプロセッサの
構成を示している。
【0102】図9は、EXステージでの実行サイクル数
の抽出を命令デコーダで行うプロセッサであり、かつ、
EXステージでのクロック供給サイクル数を命令ビット
コードから抽出し、EXステージへ命令が投入された時
点からクロック供給を開始するか否かをクロック供給開
始許可ビットから抽出するプロセッサを示している。
【0103】そのために、本実施の形態5では、命令を
デコードするDECステージ内に命令データからクロッ
ク供給開始許可ビットを参照するクロック供給開始許可
ビット抽出回路901が備えられている。
【0104】図10には実施の形態6にかかるクロック
制御方法を用いたプロセッサの命令コードを示す。図1
0において、命令コード101はクロック供給開始許可
ビット104と、実行サイクル数フィールド102と実
行命令フィールド103から構成されている。なお、実
行サイクル数フィールド102は命令のEXステージで
の実行サイクル数を示している。
【0105】クロック供給開始許可ビット104は、命
令がEXステージに投入された場合、即座にクロックを
供給開始するか、あるいはMEMステージでの先行命令
の実行完了後にクロック供給開始するかを判定するため
のビットである。
【0106】このビットは、命令がEXステージに入っ
たサイクルから実行の開始ができない場合にセットさ
れ、EXステージで実行しようとする命令と先行命令と
の間に依存関係がある場合にセットされる。
【0107】図11に示す2つのプログラム例PROG
−Aと、PROG−Bを用いてクロック供給開始許可ビ
ット104がどのようにセットされるかを説明する。P
ROG−A、PROG−Bにはデータを読み出して加算
する命令列である。
【0108】PROG−Aでは、命令1がアドレスレジ
スタa0内のアドレスのデータを読み出してデータレジ
スタd0に格納する命令であり、命令2がデータレジス
タd1に16進数の1を加算してd1に再び格納する命
令である。
【0109】PROG−Aの場合、命令1が扱うデータ
レジスタと命令2が扱うデータレジスタは異なる。すな
わち、命令2は命令1に依存していないため、命令2が
EXステージに投入された場合には、即座にクロック供
給を開始して実行を開始することができる。この場合に
は、クロック供給開始許可ビット104に‘1’がセッ
トされることになる。
【0110】一方、PROG−Bの場合、命令3はアド
レスレジスタa0内のアドレスからデータレジスタd0
にデータを読み出す命令であり、命令4はデータレジス
タd0の値と16進数で1を加算してデータレジスタd
0に格納する命令である。PROG−Bでは、命令4と
命令3が扱うデータレジスタが同じであるために、命令
4は命令3に依存している。このため、命令4がEXス
テージに投入された場合、MEMステージにある命令3
の実行が完了しないとd0レジスタの値が不明であるこ
とから、命令4の実行を開始することができないことに
なる。この場合には、クロック供給開始許可ビット10
4には‘0’がセットされる。
【0111】なお、命令の依存関係は、プログラムを実
行形式コードに変換する際に抽出することができる。し
たがって、ハードウェアにおいて依存関係を抽出する回
路は特に必要としないものと考えられる。
【0112】すなわち、図9に示すように、DECステ
ージで命令コードをデコードする際にクロック供給開始
許可ビット104をクロック供給開始許可ビット抽出部
901において参照し、そのクロック供給開始許可信号
902をクロック開始要求生成部508に入力する。
【0113】クロック開始要求生成部508は、EXス
テージの実行開始要求518とクロック供給開始許可ビ
ット902から、EXステージのクロック開始要求信号
515を生成し、クロック制御部507に出力する。
【0114】以上のように本実施の形態6によれば、E
XステージとMEMステージの命令の依存関係を検出す
るハードウェアを必要とすることなく、クロック供給開
始信号を生成することができ、依存関係を検出するため
のハードウェアを削減することが可能となる。
【0115】(実施の形態7)以下、本発明の実施の形
態7について、図面を参照しながら説明する。本実施の
形態7は実施の形態6で示したクロック供給開始許可ビ
ットと同等の低速動作ビットを用いてパイプライン実行
において高速動作が必要でない場合にさらなる低消費電
力を実現する形態である。
【0116】図12に実施の形態7で用いられる命令コ
ードを示す。図12では、図10に示す命令コードとほ
ぼ同じ構成となっているが、クロック供給開始許可ビッ
ト104に代わって、低速動作ビット124を有する点
に特徴を有する。
【0117】図13に実施の形態7にかかるクロック制
御方法を用いた情報処理装置におけるプロセッサ構成を
示す。図9に示すパイプライン構成では、EXステージ
にのみクロック制御回路が存在し、EXステージにのみ
クロック制御を行っていたが、同様にMEMステージの
クロック供給制御部135、WBステージのクロック供
給制御部136を設けることで、よりきめ細かいクロッ
ク制御を行うものである。
【0118】まず、MEMステージのクロック制御部1
35は、MEMステージに命令が存在し実行中か否かを
判定するMEMステージ状態判定部512の出力522
に基づいて、MEMステージに命令が存在し命令実行を
行っている場合にのみクロックを供給するように制御す
る。
【0119】同様に、WBステージクロック供給制御部
136は、WBステージの状態判定部134の出力13
3に基づいてWBステージで命令実行を行っている場合
にのみWBステージにクロックを供給するように制御す
る。
【0120】命令がDECステージ502に投入され、
命令デコードすると同時に命令のEXステージでの実行
サイクル数がサイクル数抽出部506で抽出される。同
時に命令コード中の低速動作ビット124が低速動作ビ
ット参照部131で抽出される。
【0121】低速動作ビット124が‘1’にセットさ
れている命令を実行する場合には、EXステージに命令
が投入されてもすぐにクロックの供給を開始せず、先行
する命令がMEMステージ及びWBステージにおいて実
行を完了してから実行開始させるようにEXステージへ
のクロック供給を開始させない。すなわち、低速動作ビ
ット124がセットされている場合には、MEMステー
ジ及びWBステージには命令が存在せず、MEMステー
ジ及びWBステージのクロック供給が停止してからEX
ステージにクロック供給を開始して実行を開始させるこ
とになる。
【0122】図14にクロック供給の概略を示す。図1
4では、連続して互いに依存関係の無い命令A、B、C
を実行した場合のパイプラインチャートを示しており、
図14(a)は低速動作ビット124が‘0’の場合、
図14(b)は低速動作ビット124が‘1’の場合を
示している。
【0123】図14(a)に示すように命令A、B、C
のすべての命令の命令コードにおいて低速動作ビット1
24が‘0’の場合、すなわち命令A、B、Cの実行を
通常動作させる場合には、命令A、B、Cが順次各ステ
ージでパイプライン処理されていき、EXステージクロ
ック、MEMステージクロック、WBステージは図14
(a)に示すように供給される。
【0124】一方、図14(b)に示すようにすべての
命令の低速動作ビット124が‘1’である場合、すな
わち命令A、B、Cを低速動作させる場合には、命令A
がWBステージで実行完了するまで命令BはEXステー
ジに投入されても実行を開始しない。命令AがWBステ
ージで実行完了してからEXステージに指定されたサイ
クル数供給開始され実行開始される。命令Bにクロック
が供給され実行完了するとMEMステージに投入される
が、このサイクルまでMEMステージのクロックは供給
停止している。また、MEMステージにEXステージの
命令が投入されると、命令CがEXステージに投入され
るが、命令Cは命令BがWBステージで実行完了するま
でEXステージへのクロック供給が開始されないために
停止状態となっている。
【0125】命令A、B、Cの命令コードの低速動作ビ
ット124がすべて‘1’である場合のEXステージク
ロック、MEMステージクロック、WBステージは図1
4(b)に示すように供給される。
【0126】この方法によれば、ある一定期間において
各ステージに供給されるクロックエッジが通常の場合よ
りも減少し、消費電力を抑制することが可能となる。
【0127】プロセッサで行う処理においては、すべて
の処理において高速動作を行う必要が無い場合がある。
高速処理が必要でない場合には、低速動作ビット124
を意図的にセットし、実行性能自体は低減するものの、
処理にかかる消費電力をより低減することが可能とな
る。なお、本実施の形態においては命令コードに低速動
作ビットを設ける場合を示しているが、特に命令コード
に限定されるものではなく、例えばCPUのレジスタ設
定によってかかる動作を行うことができるようにする手
法であっても良い。
【0128】プログラムの記述時点で実行性能を落と
し、かつ消費電力を落として実行させるかどうかを指定
することにより、プログラマが消費電力を意識してプロ
グラム可能な手法であるプログラム処理を図15に示
す。
【0129】例えば図15に示すように、高級言語プロ
グラムの記述において消費電力をおさえるルーチンかど
うかを指定可能なように、消費電力を落として実行させ
るルーチンの開始、および通常の消費電力での処理に復
帰する予約語を定義することが考えられる。図15にお
いて、「PowerLow」はこの予約語以降は低速動
作させるルーチンであることを示し、「PowerHi
gh」はこの予約語以降通常の高速動作をさせるルーチ
ンであることを示す予約語である。
【0130】そして、高級言語記述Prog0は低速動
作させる処理記述を、Prog1は高速動作させる処理
記述を示している。
【0131】高級言語プログラムProg0、Prog
1はプロセッサの機械語プログラムであるアセンブラプ
ログラムに一旦変換されそこから実行形式コードを作成
する。このアセンブラプログラムを実際の実行形式コー
ドに変換する時点でアセンブラは命令コードのクロック
供給開始許可ビットを操作する。
【0132】例えば図15では、高級言語プログラムP
rog0はasm0に、Prog1はasm1に変換さ
れる。
【0133】Prog0は低速動作させる処理であるの
でProg0が変換されたアセンブラコードasm0中
の命令に対する命令コードの低速動作ビット124には
‘1’がすべてセットされる。
【0134】一方、高速動作させる処理であるProg
1が変換されたアセンブラコードasm1中の命令に対
する命令コードの低速動作ビット124にはすべて
‘0’がセットされる。
【0135】以上のように、本実施の形態7によれば、
プロセッサが動的に消費電力状態を検出することがない
ため、検出回路をハードウェアで実装する必要がなく、
低消費電力化が可能となる。
【0136】また、プログラマが消費電力と実行処理性
能との関係を把握し、意図的に操作することができるた
め、プログラム開発時に消費電力を考慮しながらのプロ
グラム開発も可能となる。
【0137】
【発明の効果】以上のように本発明にかかるクロック制
御方法を用いた情報処理装置によれば、パイプライン処
理を行うプロセッサにおいて実行性能を落とさずに消費
電力の低減効果を得ることが可能となる。また、命令コ
ード中に実行サイクル数を定義できるようにすることで
ハードウェア資源の増加を抑えてかつ消費電力の低減効
果が得られる。
【0138】また、低速動作を定義できる命令コード内
のビット、およびプログラム記述手法によって、意図的
にパイプライン動作性能を落とし、より消費電力を下げ
ることが可能である。この動作はプログラム内で実現可
能であり、実行時の消費電力を考慮しながらプログラム
開発が可能となる。
【図面の簡単な説明】
【図1】 従来のクロック制御方法におけるクロック供
給タイミング図
【図2】 本発明の実施の形態1にかかるクロック制御
方法を用いた情報処理装置のシステム構成図
【図3】 本発明の実施の形態1にかかるクロック制御
方法を用いた情報処理装置における処理の流れ図
【図4】 本発明の実施の形態1にかかるクロック制御
方法を用いた情報処理装置におけるクロック供給タイミ
ング図
【図5】 本発明の実施の形態3にかかるクロック制御
方法を用いた情報処理装置におけるプロセッサ構成図
【図6】 本発明の実施の形態3にかかるクロック制御
方法を用いた情報処理装置における処理の流れ図
【図7】 本発明の実施の形態3にかかるクロック制御
システムにおけるパイプライン効果の比較図
【図8】 本発明の実施の形態4にかかるクロック制御
方法における命令コード構成図
【図9】 本発明の実施の形態6にかかるクロック制御
方法を用いた情報処理装置におけるプロセッサ構成図
【図10】 本発明の実施の形態6にかかるクロック制
御方法における命令コード構成図
【図11】 本発明の実施の形態6にかかるクロック制
御方法におけるプログラム例示図
【図12】 本発明の実施の形態7にかかるクロック制
御方法における命令コード構成図
【図13】 本発明の実施の形態7にかかるクロック制
御方法を用いた情報処理装置におけるプロセッサ構成図
【図14】 本発明の実施の形態7にかかるクロック制
御方法を用いた情報処理装置におけるクロック供給タイ
ミング図
【図15】 本発明の実施の形態7にかかるクロック制
御方法における高級言語プログラムの例示図
【図16】 本発明の実施の形態2にかかるクロック制
御方法を用いた情報処理装置における処理の流れ図
【図17】 本発明の実施の形態2にかかるクロック制
御方法を用いた情報処理装置におけるクロック供給タイ
ミング図
【符号の説明】 81、101、121 命令コード 82、102、122 実行サイクル数フィールド 83、103、123 実行命令フィールド 104 クロック供給開始許可ビット 124 低速動作ビット 131 低速動作ビット参照部 133 WB判定結果 134 WBステージ状態判定部 135 MEMクロック制御部 136 WBクロック制御部 137 MEMクロック 138 WBクロック 201 処理回路 202 クロック制御回路 203 サイクル数抽出回路 204、510 クロック 205 命令 206、523 リクエスト 207 入力データ 208 処理サイクル数 209 処理回路クロック 210 クロック終了信号 211 出力データ 212 第2の処理回路 213 システム制御部 214、509 クロックジェネレータ 501 IFステージ 502 DECステージ 503 EXステージ 504 MEMステージ 505 WBステージ 506 サイクル数抽出部 507 クロック制御部 508 供給開始信号生成部 511 MEMステージ状態判定部 512 EXステージ状態判定部 513 EXステージ実行開始要求生成部 514 依存関係判定部 515 供給開始信号 516 EXステージクロック 517 サイクル数 518 実行開始信号 519 EX命令情報 520 DEC命令情報 521 EX判定結果 522 MEM判定結果

Claims (19)

    【特許請求の範囲】
  1. 【請求項1】 クロックに同期して処理を行う処理回路
    と、 前記処理回路へのクロック供給を制御するクロック供給
    制御回路を有する情報処理装置において、 前記処理回路における処理の実行開始から処理結果の出
    力までに必要とするサイクル数を抽出する工程と、 抽出された前記サイクル数を前記クロック供給制御回路
    に伝達する工程と、 前記処理回路における処理の開始からクロック供給を開
    始する工程と、 前記サイクル数の供給が終了した後、前記処理回路への
    クロック供給を停止する工程を有することを特徴とする
    クロック制御方法。
  2. 【請求項2】 前記サイクル数が、処理実行開始から処
    理結果出力までの最小サイクル数以上であり、常時供給
    した場合のサイクル数よりも小さい請求項1記載のクロ
    ック制御方法。
  3. 【請求項3】 クロックに同期して処理を行う第1の処
    理回路及び第2の処理回路と、 前記第1の処理回路へのクロック供給を制御するクロッ
    ク供給制御回路をさらに有する情報処理装置において、 前記第1の処理回路における処理と前記第2の処理回路
    における処理とは独立して同時に実行することが可能で
    あり、前記第2の処理回路は前記第1の処理回路におけ
    る処理結果が入力される処理回路であって、 前記第1の処理回路における処理の実行開始から前記第
    2の処理回路へ処理結果を入力するまでに必要なサイク
    ル数を抽出する工程と、 抽出された前記サイクル数を前記クロック供給制御手段
    に伝達する工程と、 前記第1の処理回路における処理の開始からクロック供
    給を開始する工程と、 前記サイクル数分のクロック供給が終了した後、前記第
    1の処理回路へのクロック供給を停止する工程を有する
    ことを特徴とするクロック制御方法。
  4. 【請求項4】 クロックに同期して処理を行う第1の処
    理回路及び第2の処理回路と、 前記第1の処理回路へのクロック供給を制御するクロッ
    ク供給制御回路と、 前記第1の処理回路における処理結果が入力される第2
    の処理回路とを有する情報処理装置において、 前記第1の処理回路において第1の処理及び第2の処理
    が連続して処理される場合であり、かつ前記第2の処理
    回路において前記第1の処理回路の処理結果を入力とし
    て第3の処理を開始すると同時に、前記第1の処理回路
    において前記第2の処理を実行する場合に、 前記第1の処理回路における処理の実行に必要な第1の
    サイクル数を抽出する第1の工程と、 前記第1のサイクル数を前記クロック供給制御回路に伝
    達する第2の工程と、 前記第1の処理回路における処理の開始からクロック供
    給を開始する第3の工程と、 前記第1のサイクル数分のクロック供給が終了した時点
    で前記第2の処理回路における処理が開始可能か否かを
    判断する第4の工程と、 前記第1の処理回路における前記第2の処理の処理実行
    に必要な第2のサイクル数を抽出する第5の工程と、 前記第2のサイクル数を前記クロック供給制御回路に伝
    達する第6の工程と、 前記第4の工程において処理開始が可能であると判断さ
    れた場合、前記第1の処理回路における処理結果を前記
    第2の処理回路に入力する第7の工程と、 前記第4の工程における処理開始が可能であると判断さ
    れた場合、前記第1の処理回路へ前記第2のサイクル数
    のクロックを供給開始し、前記第2の処理回路における
    処理を前記第1の処理回路において処理を開始する第8
    の工程を含むことを特徴とするクロック制御方法。
  5. 【請求項5】 命令をパイプライン処理することが可能
    な情報処理装置において、 実行ステージにおける命令実行に必要なサイクル数を抽
    出する工程と、 前記実行ステージに属する回路へのクロック供給を制御
    する工程と、 抽出された前記サイクル数を伝達する工程を含み、 前記実行ステージにおける命令の実行開始から前記サイ
    クル数分だけクロック供給を行うことを特徴とするクロ
    ック制御方法。
  6. 【請求項6】 前記サイクル数を抽出する工程におい
    て、命令ごとに前記実行ステージにおける実行サイクル
    数を定め、命令コードをデコードし、命令の種別を判定
    すると同時に前記実行サイクル数を前記サイクル数とし
    て抽出する請求項5記載のクロック制御方法。
  7. 【請求項7】 前記サイクル数を抽出する工程におい
    て、前記実行ステージにおける実行サイクル数を命令の
    ビットコードで定める実行サイクル数フィールドを設
    け、命令コードをデコードし、命令の種別を判定すると
    同時に、前記実行サイクル数フィールドから前記実行ス
    テージにおける命令実行サイクル数を前記サイクル数と
    して抽出する請求項6記載のクロック制御方法。
  8. 【請求項8】 前記サイクル数を抽出する工程におい
    て、前記情報処理装置が実行するすべての命令を前記実
    行ステージにおける実行サイクル数によってグループに
    分別し、分別された前記グループごとにグループ番号を
    定め、命令コードに前記グループ番号を設定するグルー
    プ番号フィールドを設け、命令コードをデコードし、命
    令の種別を判定すると同時に前記グループ番号を抽出
    し、前記グループ番号に対応する実行サイクル数を前記
    サイクル数として抽出する請求項6記載のクロック制御
    方法。
  9. 【請求項9】 前記サイクル数を抽出する工程におい
    て、可変長命令を処理する場合には、命令コードの命令
    語長ごとに前記実行ステージにおける実行サイクル数を
    定め、前記命令コードをデコードし、実行する命令を判
    定すると同時にデコードした命令の命令語長から前記実
    行サイクル数を前記サイクル数として抽出する請求項6
    記載のクロック制御方法。
  10. 【請求項10】 命令をパイプライン処理することがで
    きる情報処理装置において、 実行ステージにおける命令実行に必要なサイクル数を抽
    出する工程と、 前記実行ステージに属する回路へのクロック供給を制御
    する工程と、 前記サイクル数を伝達する工程と、 前記実行ステージにおける命令の実行開始時点からクロ
    ック供給を行うか否かを選択する工程を含み、 前記クロック供給を選択する工程においてクロック供給
    を行うと選択された場合、前記クロック供給を制御する
    工程において前記実行ステージにおける命令の実行開始
    から前記サイクル数分だけクロック供給を開始すること
    を特徴とするクロック制御方法。
  11. 【請求項11】 前記クロック供給を選択する工程にお
    いて、命令コードに実行ステージにおける命令の実行開
    始からクロック供給を行うか否かを示すクロック供給許
    可ビットを設け、前記命令コードのデコードと同時に前
    記クロック供給許可ビットからクロック供給を行うか否
    かに関する情報を抽出する請求項10記載のクロック制
    御方法。
  12. 【請求項12】 連続する第1の命令と第2の命令との
    依存関係を解析し、前記第2の命令が前記第1の命令の
    実行結果を参照する場合には、前記クロック供給許可ビ
    ットをオン状態にする請求項11記載のクロック制御方
    法。
  13. 【請求項13】 命令をパイプライン処理することがで
    きる情報処理装置において、 実行ステージにおける命令の実行に必要なサイクル数を
    抽出する工程と、 前記実行ステージに属する回路へのクロック供給を制御
    できる工程と、 前記サイクル数を伝達する工程と、 前記実行ステージにおける命令の実行開始時点からクロ
    ック供給を行うか否かを選択する工程と、 実行ステージの次のステージの状態を判定する工程を含
    み、 前記クロック供給を選択する工程においてクロック供給
    を行うと選択され、前記次のステージの状態を判定する
    工程において前記次のステージが実行可能であると判定
    された場合、前記クロック供給を制御する工程において
    前記実行ステージにおける命令の実行開始から前記サイ
    クル数分だけクロック供給を開始することを特徴とする
    情報処理装置。
  14. 【請求項14】 前記クロック供給を選択する工程にお
    いて、前記実行ステージの次のステージで実行中の第1
    の命令の実行状態と、前記実行ステージで実行開始する
    第2の命令と前記第1の命令の依存関係を判定し、 前記第2の命令が前記第1の命令の実行結果に依存する
    場合には、前記第1の命令の実行完了まで前記第2の命
    令を前記実行ステージで実行するのに必要なサイクル数
    のクロック供給を行わないことを選択し、 依存しない場合には、前記実行ステージで実行するのに
    必要なサイクル数のクロック供給を行うことを選択する
    請求項13記載のクロック制御方法。
  15. 【請求項15】 命令をパイプライン処理することがで
    きる情報処理装置において、 実行ステージにおける命令の実行に必要なサイクル数を
    抽出する工程と、 前記実行ステージに属する回路へのクロック供給を制御
    する工程と、 前記サイクル数を伝達する工程と、 実行ステージにおける命令の実行開始時点からクロック
    供給を行うか否かを選択する工程と、 前記実行ステージより後のすべてのステージで命令実行
    が完了していることを検出する工程を含み、 前記クロック供給を選択する工程においてクロック供給
    を行うと選択され、前記実行ステージより後のすべての
    ステージで命令実行が完了していることが検出された場
    合、前記クロック供給を制御する工程において、前記実
    行ステージにおける命令の実行開始から前記サイクル数
    分だけクロック供給を開始することを特徴とするクロッ
    ク制御方法。
  16. 【請求項16】 パイプラインの各ステージごとに各ス
    テージへのクロック供給の制御が可能であり、各ステー
    ジにおける命令の実行時以外は前記各ステージのクロッ
    ク供給を停止可能である請求項15記載のクロック制御
    方法。
  17. 【請求項17】 命令コードに低速動作ビットを設け、
    前記低速動作ビットがセットされている命令を前記実行
    ステージで実行する場合には、前記実行ステージより後
    のステージにおいて先行する命令の実行がすべてのステ
    ージで完了したと検出した後に前記サイクル数分のクロ
    ック供給を開始する請求項16記載のクロック制御方
    法。
  18. 【請求項18】 実行形式コードが高級言語で記述され
    ているプログラムに基づいて生成されるクロック制御方
    法であって、 前記高級言語によるプログラム記述によって、低速動作
    を行うか否かを指定する工程を含み、 前記高級言語によって低速動作を行うと指定された前記
    プログラム記述を実行形式コードに変換する場合に、前
    記クロック供給開始許可ビットをオン状態とする請求項
    15記載のクロック制御方法。
  19. 【請求項19】 請求項1から18のいずれか一項に記
    載のクロック制御方法を用いることを特徴とする情報処
    理装置。
JP2001065403A 2001-03-08 2001-03-08 クロック制御方法及び当該クロック制御方法を用いた情報処理装置 Expired - Fee Related JP3607209B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001065403A JP3607209B2 (ja) 2001-03-08 2001-03-08 クロック制御方法及び当該クロック制御方法を用いた情報処理装置
US10/093,543 US7000135B2 (en) 2001-03-08 2002-03-08 Clock control method and information processing device employing the clock control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001065403A JP3607209B2 (ja) 2001-03-08 2001-03-08 クロック制御方法及び当該クロック制御方法を用いた情報処理装置

Publications (2)

Publication Number Publication Date
JP2002268877A true JP2002268877A (ja) 2002-09-20
JP3607209B2 JP3607209B2 (ja) 2005-01-05

Family

ID=18924064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001065403A Expired - Fee Related JP3607209B2 (ja) 2001-03-08 2001-03-08 クロック制御方法及び当該クロック制御方法を用いた情報処理装置

Country Status (2)

Country Link
US (1) US7000135B2 (ja)
JP (1) JP3607209B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089014A1 (ja) * 2006-02-03 2007-08-09 National University Corporation Kobe University デジタルvlsi回路およびそれを組み込んだ画像処理システム
JP2007299355A (ja) * 2006-05-08 2007-11-15 Oki Electric Ind Co Ltd マイクロプロセッサ
JP2018106672A (ja) * 2016-12-26 2018-07-05 三星電子株式会社Samsung Electronics Co.,Ltd. 電子機器及びその動作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886870B2 (ja) * 2002-09-06 2007-02-28 株式会社ルネサステクノロジ データ処理装置
US20070260856A1 (en) * 2006-05-05 2007-11-08 Tran Thang M Methods and apparatus to detect data dependencies in an instruction pipeline
US8117481B2 (en) * 2008-06-06 2012-02-14 Roche Diagnostics International Ag Apparatus and method for processing wirelessly communicated information within an electronic device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148528A (en) * 1989-02-03 1992-09-15 Digital Equipment Corporation Method and apparatus for simultaneously decoding three operands in a variable length instruction when one of the operands is also of variable length
DE69428004T2 (de) * 1993-11-05 2002-04-25 Intergraph Corp Superskalare Rechnerarchitektur mit Softwarescheduling
JPH08202549A (ja) 1995-01-30 1996-08-09 Mitsubishi Electric Corp データ処理装置
US5987620A (en) 1997-09-19 1999-11-16 Thang Tran Method and apparatus for a self-timed and self-enabled distributed clock
US5961630A (en) * 1997-12-30 1999-10-05 Intel Corporation Method and apparatus for handling dynamic structural hazards and exceptions by using post-ready latency
US6247134B1 (en) * 1999-03-31 2001-06-12 Synopsys, Inc. Method and system for pipe stage gating within an operating pipelined circuit for power savings
US6393579B1 (en) * 1999-12-21 2002-05-21 Intel Corporation Method and apparatus for saving power and improving performance in a collapsable pipeline using gated clocks
US6609193B1 (en) * 1999-12-30 2003-08-19 Intel Corporation Method and apparatus for multi-thread pipelined instruction decoder
US6611920B1 (en) * 2000-01-21 2003-08-26 Intel Corporation Clock distribution system for selectively enabling clock signals to portions of a pipelined circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007089014A1 (ja) * 2006-02-03 2007-08-09 National University Corporation Kobe University デジタルvlsi回路およびそれを組み込んだ画像処理システム
JPWO2007089014A1 (ja) * 2006-02-03 2009-06-25 国立大学法人神戸大学 デジタルvlsi回路およびそれを組み込んだ画像処理システム
JP4521508B2 (ja) * 2006-02-03 2010-08-11 国立大学法人神戸大学 デジタルvlsi回路およびそれを組み込んだ画像処理システム
US8291256B2 (en) 2006-02-03 2012-10-16 National University Corporation Kobe University Clock stop and restart control to pipelined arithmetic processing units processing plurality of macroblock data in image frame per frame processing period
JP2007299355A (ja) * 2006-05-08 2007-11-15 Oki Electric Ind Co Ltd マイクロプロセッサ
JP4747026B2 (ja) * 2006-05-08 2011-08-10 Okiセミコンダクタ株式会社 マイクロプロセッサ
JP2018106672A (ja) * 2016-12-26 2018-07-05 三星電子株式会社Samsung Electronics Co.,Ltd. 電子機器及びその動作方法
JP7156781B2 (ja) 2016-12-26 2022-10-19 三星電子株式会社 電子機器及びその動作方法

Also Published As

Publication number Publication date
US20020129292A1 (en) 2002-09-12
US7000135B2 (en) 2006-02-14
JP3607209B2 (ja) 2005-01-05

Similar Documents

Publication Publication Date Title
US4954943A (en) Data processing system
JPH0922318A (ja) プロセッサ及びその制御方法
KR930005768B1 (ko) 마이크로 프로세서
US8195975B2 (en) Semiconductor integrated circuit device and clock control method
JP4412905B2 (ja) 低電力動作制御装置、およびプログラム最適化装置
JP2002268877A (ja) クロック制御方法及び当該クロック制御方法を用いた情報処理装置
US5390306A (en) Pipeline processing system and microprocessor using the system
JPH06295243A (ja) データ処理装置
JP3958239B2 (ja) マイクロコントローラ
JP2904172B2 (ja) 論理回路シミュレータ
US5187782A (en) Data processing system
JPS63113634A (ja) プログラムカウンタ相対アドレス計算方式
US6704853B1 (en) Digital signal processing apparatus and method for controlling the same
JPH09330219A (ja) 命令解読器切替型プロセッサ及び翻訳装置
JPH03136136A (ja) 命令実行時刻制御方式
KR100233289B1 (ko) 레지스터 파일의 데이터 디펜던시 체크를 위한 장치
JPH1196018A (ja) コンパイル装置及び方法並びにコンパイル実行プログラムを記録したコンピュータ読み取り可能な記録媒体
JPH11219294A (ja) プログラム制御方法及び装置
JP3414579B2 (ja) プログラマブルコントローラ
JPH05250156A (ja) Riscプロセッサ
JPH07191845A (ja) 即値データ転送装置
JPH08106383A (ja) 演算処理装置
JPH03172958A (ja) 同期処理方法および並列処理システムおよび並列処理方法および並列化プログラム生成装置
JP2007156557A (ja) 並列プロセッサ
JPH1011288A (ja) マイクロプロセッサ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041006

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees