JPS63178343A - 中断点の設定方式 - Google Patents

中断点の設定方式

Info

Publication number
JPS63178343A
JPS63178343A JP62010891A JP1089187A JPS63178343A JP S63178343 A JPS63178343 A JP S63178343A JP 62010891 A JP62010891 A JP 62010891A JP 1089187 A JP1089187 A JP 1089187A JP S63178343 A JPS63178343 A JP S63178343A
Authority
JP
Japan
Prior art keywords
interrupting
point
program
instruction code
interrupting point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62010891A
Other languages
English (en)
Inventor
Koichi Furugaki
古垣　幸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP62010891A priority Critical patent/JPS63178343A/ja
Publication of JPS63178343A publication Critical patent/JPS63178343A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 機械語の命令コードに中断点制御ビットを設けると共に
、制御レジスタに中断点の有効フラグを設け、命令フェ
ッチ時にフェッチした命令コードの中断点制御ビットが
オンであるか否かを調べ、オンである場合には制御レジ
スタの中断点の有効フラグがオンであるか否かを調べ、
両者ともオンであることを条件として割込み事象を発生
させ、走行中のプログラムを中断させる中断点の設定方
式である。
〔産業上の利用分野〕
本発明は、任意の点で割込みを発生させ、走行中のプロ
グラムの実行を中断できるようになった中断点の設定方
式の改良に関するものである。
〔従来の技術〕
プログラムのデバッグを行う場合、プログラム内に中断
点を設定してプログラムの実行を特定ステップで一時的
に止めることは有効である。
従来の中断点の設定方式としては、プログラム内に予め
特殊命令を埋め込んでプログラムを作成す方法、プログ
ラムが仮想空間にロードされた時点でプログラムの命令
コードを特殊命令に書替える方法などが知られている。
〔解決しようとする問題点〕
しかし、前者の方法では、デバッグ用にプログラム内に
予め特殊命令をコーアンダすると言う煩わしさがあり、
後者の方法では、プログラム内の命令コードを書替える
ため、書替えた命令の処理をデバッグ・ツール側で代行
すると言う煩わしさがある。
本発明は、この点に鑑みて創作されたものであって、プ
ログラム内に簡易に中断点を設定できるようにすること
を目的としている。
〔問題点を解決するための手段〕
第１図は本発明で使用されるハード命令コードの構成を
示す図である。同図に示すように、ハード命令コードの
先頭１ビツトは中断点制御ビットとされている。図示し
ないが、制御レジスタの中にも、中断点の有効フラグが
設けられている。
第２図は計算機における命令フェッチ時の動作を説明す
る図である。なお、図示の処理は例えばマイクロプログ
ラムによって行われる。命令フェッチが行われると、フ
ェッチされたハード命令コードの中断点制御ビットがオ
ンであるか否かが調べられる。中断点制御ビットがオン
の場合には、制御レジスタの中断点の有効フラグがオン
であるか否かが調べられる。中断点の有効フラグがオン
である場合には、割込み事象を発生させる。割込み事象
が発生すると、走行中のプログラムの実行は中断させら
れる。中断点制御ビット及び中断点の有効フラグが両方
ともオンでない場合には、命令コードに従った通常のオ
ペレーションが行われる。
第３図は中断点の動的設定を説明する図である。
プログラム名（例えばＡ）及びオフセット（例えばａ）
を指定して中断点を設定しろと言うコマンドを端末から
入力すると、デバッガは該当するプログラムＡを探し、
プログラムＡのオフセットａの所にある命令コードの中
断点制御ビットをオンする。
第４図はプログラムのコンパイル時における中断点の設
定を説明する図である。中断点を設定したい場所のステ
ートメント記号を指定した中断点制御文を作成し、ソー
ス・コードと中断点制御文をコンパイラに入力すると、
コンパイラはオブジェクトを生成するが、このとき上記
ステートメント記号に対応する命令コードの中断点制御
ビットをオンする。
第５図は結合編集時における中断点の設定を説明する図
である。プログラム名及びオフセットを指定する中断点
制御文を作成し、オブジェクトと中断点制御文とを結合
編集に入力すると、結合編集は指定されたプログラムの
指定されたオフセットの所にある命令コードの中断点制
御ビットをオンする。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、プロ
グラムの中に簡易に中断点を設定することが出来る。
【図面の簡単な説明】
第１図は本発明で使用されるハード命令コードの構成を
示す図、第２図は命令の実行を説明する図、第３図は中
断点の動的設定を説明する図、第４図はコンパイル時に
おける中断点の設定を説明する図、第５図は結合編集時
における中断点の設定を説明する図である。

Claims (1)

  1. 【特許請求の範囲】 機械語の命令コードに中断点制御ビットを設けると共に
    、制御レジスタに中断点の有効フラグを設け、 命令フェッチをした時に、その命令コードの中断点制御
    ビット及び制御レジスタの中断点の有効フラグが共にオ
    ンであるか否かを調べ、両者ともオンであることを条件
    として、割込み事象を発生する ことを特徴とする中断点の設定方式。
JP62010891A 1987-01-20 1987-01-20 中断点の設定方式 Pending JPS63178343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62010891A JPS63178343A (ja) 1987-01-20 1987-01-20 中断点の設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62010891A JPS63178343A (ja) 1987-01-20 1987-01-20 中断点の設定方式

Publications (1)

Publication Number Publication Date
JPS63178343A true JPS63178343A (ja) 1988-07-22

Family

ID=11762942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62010891A Pending JPS63178343A (ja) 1987-01-20 1987-01-20 中断点の設定方式

Country Status (1)

Country Link
JP (1) JPS63178343A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126724A (ja) * 1988-11-05 1990-05-15 Mitsubishi Electric Corp アナログ・デイジタルコンバータ
JPH08263324A (ja) * 1995-03-22 1996-10-11 Nec Ibaraki Ltd デバッグ容易化装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02126724A (ja) * 1988-11-05 1990-05-15 Mitsubishi Electric Corp アナログ・デイジタルコンバータ
JPH08263324A (ja) * 1995-03-22 1996-10-11 Nec Ibaraki Ltd デバッグ容易化装置

Similar Documents

Publication Publication Date Title
JPS63178343A (ja) 中断点の設定方式
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPS61245239A (ja) 論理回路方式
JP3372387B2 (ja) プログラム検査方法
JPS60124746A (ja) デ−タ処理装置
JPH0239332A (ja) ソフトウェアブレーク方式
JPS63205740A (ja) プログラム実行トレ−ス処理方式
JPS61180344A (ja) 高級言語のステツプ実行システム
JPH01177139A (ja) 命令置換方式
JPH0259829A (ja) マイクロコンピュータ
JPS63231640A (ja) プログラムデバグ方式
JPH0358232A (ja) プリプロセッサ呼び出し方式
JPH0488438A (ja) 高級言語による原始プログラムに対するデバッガの一命令実行方式
JPH01152505A (ja) Ｐｃのプログラムデバッグ方式
JP2006350676A (ja) 組込みシステムのプログラムデバッグ方法
JP3260788B2 (ja) ロボット制御装置及び方法
JPH01274253A (ja) ソフトウェアブレーク方式
JP3079238B2 (ja) デバッグ装置
JPH06103111A (ja) 情報処理装置のデバッグ方式
JPH05241889A (ja) 機械語命令のステップ実行方式
JPS61103250A (ja) 電子計算機システムの命令方法
JPS59202548A (ja) デバツグ装置
JPS63259736A (ja) デバツグ用セグメント分割方式
JPS63163543A (ja) 情報処理装置
JPH02191046A (ja) プログラムの追跡方式