JPH02126724A - アナログ・デイジタルコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＡＤＣの変換前作の別画に関するものであ
る 〔従来の技術〕 第２図は従来のＡＤＣの変換前作の別画に関する流れ図
である。

以下動作の説明全行う。まず、第２図に示すとと（ＡＤ
Ｃに対し変換前作再起ける。その後、変換前作中に変換
前作再起が起つ九場合、ＹＦ３ならば標条件に変換前作
中断を行い、再び変換・切作起１１１Ｉを最初から開始
する。変換前作再起前がＮＯならば変換終了に至る。

〔発明が解決しようとする課題〕

従来のＡＤＣｄ以上のような前作をするので、変換前作
中に倶って再起前を掛けた場合、変換逆中のデータを壊
してしまうなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、変換前作再起前が起った場合にプログラマブ
ルな判断を加えることにより、データの破損倉米たさな
いＡＤＣを提供することを目的とする。

〔課題を解決するための手段〕

この発明に係るＡＤＣは、プログラマブルに変換切作金
保護する１１例ビット？設けたものである。

〔作用〕

この発明におけるＡＤＣは、プログラマブルに変換前作
を保護する１ｉｌａビツトを設けたことにより、変換前
作がそのビットで別画される。

〔実Ｓ例〕

以下、この発明の一実鬼例を図によって説明する。第１
図はＡＤＣの変換前作の制御に関する流れ図である。

次に動作について説明する。

ここでは、保護ビットが１１＠のとき変換前作を保護し
、“１１１のとき保護しないとする。

また、上記保護ビットは予めプログラマブルに指定でき
るものである。まず％ＡＤＣＫ対し変換切作起ｄｌｌＩ
ヲ掛ける。こ＼でＹＥＳならばその後、変換前作中に変
換前作再起動があった場合。

保護ビット−１１１すなわちＹＫＥＩならば再起前要求
を受は付けずに変換終了に至る。保護ビットが１φ”の
場合、すなわちＮＯならば変換途中であっても変換前作
中断を行い、再び最初から変換幼作起＃を行う。また、
変換前作再起動がＮならば変換終了に至る 〔発明の効果〕 以上のように、この発明によればＡＤＣに変換前作を保
護する制御ビットを設けたので、　ＡＤ（の変換切作倉
ソフトウェアによってプログラマブルに保護できる効果
がめる。

４、

【図面の簡単な説明】

第１図はこの発明の一笑穐例によるＡＤＣの変換前作の
別画に関する流れ図、第２図は従来のＡＤＣの変換前作
の制御に関する流れ図である。

Claims (1)

【特許請求の範囲】
1. アナログ・ディジタル変換動作を保護する制御ビットを
   設けたことを特徴とするアナログ・ディジタルコンバー
   タ（以下ＡＤＣと略す）。