JPS62117044A - プログラム中断方式 - Google Patents
プログラム中断方式Info
- Publication number
- JPS62117044A JPS62117044A JP60256585A JP25658585A JPS62117044A JP S62117044 A JPS62117044 A JP S62117044A JP 60256585 A JP60256585 A JP 60256585A JP 25658585 A JP25658585 A JP 25658585A JP S62117044 A JPS62117044 A JP S62117044A
- Authority
- JP
- Japan
- Prior art keywords
- program
- break
- processor
- register
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、計算機システムにおけるプログラムの中断方
式に関する。
式に関する。
従来の計算機システムでは、ブレークポイント設定アド
レスの命令をソフトウェア割込みなどの命令に書き換え
ることで、プログラムの中断を実現していた。しかし、
書き込み禁止領域（たとえば、読み出し専用メモリ）に
於けるプログラムの中断や１元の命令の復帰に関して十
分な配慮がされていなかった。
レスの命令をソフトウェア割込みなどの命令に書き換え
ることで、プログラムの中断を実現していた。しかし、
書き込み禁止領域（たとえば、読み出し専用メモリ）に
於けるプログラムの中断や１元の命令の復帰に関して十
分な配慮がされていなかった。
本発明は、書き込み禁止領域でのプログラム中断機能の
実現、ブレークポイントの設定による現プログラムの破
壊の防止を目的としてなされたものである。
実現、ブレークポイントの設定による現プログラムの破
壊の防止を目的としてなされたものである。
上記目的を達成するために、本発明では、ブレークポイ
ント用アドレスレジスタ、ブレーク命令用レジスタを設
け、プロセッサがブレークポイント設定アドレスレジス
タと同じアドレスをアクセスした時に、ブレーク命令用
レジスタの値をメモリに替って出力するハードウェアを
付加することで、命令を書き替ることなくプログラムの
中断を可能としたことを特徴とする。
ント用アドレスレジスタ、ブレーク命令用レジスタを設
け、プロセッサがブレークポイント設定アドレスレジス
タと同じアドレスをアクセスした時に、ブレーク命令用
レジスタの値をメモリに替って出力するハードウェアを
付加することで、命令を書き替ることなくプログラムの
中断を可能としたことを特徴とする。
以下、本発明の一実施例を第１図により説明する。本回
路は、プロセッサとメモリの間に設置し、プロセッサの
ブレーク用命令（例えば、ソフトウェア割込みの命令）
コードを保持するためのブレーク命令用レジスタ１０．
ブレークポインタを保持するためのｎ個のブレークポイ
ンタ用アドレスレジスタ４１〜４ｎ、ｎ個の比較器５１
〜５ｎ、オア（ＯＲ）回路６０、及びバッファ２０．３
０より構成される。
路は、プロセッサとメモリの間に設置し、プロセッサの
ブレーク用命令（例えば、ソフトウェア割込みの命令）
コードを保持するためのブレーク命令用レジスタ１０．
ブレークポインタを保持するためのｎ個のブレークポイ
ンタ用アドレスレジスタ４１〜４ｎ、ｎ個の比較器５１
〜５ｎ、オア（ＯＲ）回路６０、及びバッファ２０．３
０より構成される。
プログラムの中断が必要な場合、プロセッサはプロセッ
サデータバス７０を通して、ブレーク命令用レジスタ１
０、ブレークポインタ用レジスタ４１〜４ｎにそれぞれ
ブレーク命令、ブレークポイントを設定する。
サデータバス７０を通して、ブレーク命令用レジスタ１
０、ブレークポインタ用レジスタ４１〜４ｎにそれぞれ
ブレーク命令、ブレークポイントを設定する。
ユーザプログラムの実行時には、プログラムの実行アド
レスは、比較器５１〜５ｎに入力され、ブレークポイン
タ用レジスタの出力と比較される。
レスは、比較器５１〜５ｎに入力され、ブレークポイン
タ用レジスタの出力と比較される。
両方の値が等しい場合には比較器５１〜５ｎより１が出
力される。この結果はオア（ＯＲ）回路６０に入力され
オア（ＯＲ）がとられた後バッファ２０を制御してプロ
セッサバス７０上に、ブレーク命令レジスタ１０の値が
出力される。プロセッサは、この値を命令として実行す
るためプログラムの中断をすることができる。
力される。この結果はオア（ＯＲ）回路６０に入力され
オア（ＯＲ）がとられた後バッファ２０を制御してプロ
セッサバス７０上に、ブレーク命令レジスタ１０の値が
出力される。プロセッサは、この値を命令として実行す
るためプログラムの中断をすることができる。
本実施例によれば、読み出し専用メモリでもプログラム
の中断を行うことができる。また書き込み可能なメモリ
であってもプログラム自身を書き換えないためプログラ
ムの破壊を防止する効果がある。
の中断を行うことができる。また書き込み可能なメモリ
であってもプログラム自身を書き換えないためプログラ
ムの破壊を防止する効果がある。
本発明によれば、プログラムの中断をメモリの内容を書
き換えることなく行えるので、書き込み禁止領域（例え
ば、読み出し専用メモリ）でも行うことができ、またプ
ログラムの破壊を防止できる効果がある。
き換えることなく行えるので、書き込み禁止領域（例え
ば、読み出し専用メモリ）でも行うことができ、またプ
ログラムの破壊を防止できる効果がある。
第１図は、本発明の実施例になるブレーク命令出力回路
である。
である。
Claims (1)
- プロセッサとメモリより成る計算機システムにおいて、
プロセッサとメモリ間に、プロセッサに特有のブレーク
命令（例えば、ソフトウェア割込み命令）をメモリに替
って出力するハードウェアを設けたこしを特徴とするプ
ログラム中断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60256585A JPS62117044A (ja) | 1985-11-18 | 1985-11-18 | プログラム中断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60256585A JPS62117044A (ja) | 1985-11-18 | 1985-11-18 | プログラム中断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62117044A true JPS62117044A (ja) | 1987-05-28 |
Family
ID=17294671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60256585A Pending JPS62117044A (ja) | 1985-11-18 | 1985-11-18 | プログラム中断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62117044A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103604A (ja) * | 1988-10-12 | 1990-04-16 | Mitsubishi Electric Corp | プログラマブルコントローラ |
-
1985
- 1985-11-18 JP JP60256585A patent/JPS62117044A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02103604A (ja) * | 1988-10-12 | 1990-04-16 | Mitsubishi Electric Corp | プログラマブルコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4961161A (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| JP3970609B2 (ja) | プロセッサシステム | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH07287682A (ja) | コンピュータシステム | |
| EP0638864B1 (en) | Development support system for microcomputer with internal cache | |
| JPS62117044A (ja) | プログラム中断方式 | |
| JPH0831033B2 (ja) | データ処理装置 | |
| JP2551139B2 (ja) | 情報処理装置 | |
| JPS60163134A (ja) | 仮想計算機システム | |
| EP0333213B1 (en) | Microcomputer producing pulses at outout ports in sequence in response to request signal | |
| JPS6373336A (ja) | 特権プログラム呼出し方式 | |
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPS6338729B2 (ja) | ||
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS61210440A (ja) | レベルトレ−ス装置 | |
| JPH05224953A (ja) | 割込み制御装置及び方法 | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPS6118224B2 (ja) | ||
| JPS6349941A (ja) | 演算処理装置 | |
| JPS61166630A (ja) | マイクロプログラム制御方式 | |
| JPH01175644A (ja) | ブレークポイント検出装置 | |
| JPH02120937A (ja) | 情報処理装置 | |
| JPS63120340A (ja) | デ−タ処理装置 |