JPH04205144A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はマイクロプロセッサに関し、特に、定められ
たアドレス領域を越えた記憶領域に対してスタック操作
を行なうことを禁止するためのハードウェア構成に関す
るものである。

〔従来の技術〕

第２図は従来のマイクロフロセッサのスタック操作に関
するハードウェアの一例を示す図である。

図において、（１００）はマイクロプロセッサ、（２０
０）はマイクロプロセッサ（１００）の使用することの
できる記憶装置の記憶領域を示すアドレス空間、　（２
０１）は現在実行中のプログラムかすタックとして使用
することのできる記憶領域を示すスタック領域、　（２
０２）はスタック領域（２０２）とは別の目的のために
使用される記憶領域、（１０１）はマイクロプロセッサ
（１００）に含まれるスタックボインタレジスタ、　（
１０２）はマイクロプロセッサ（＋００）に含まれる加
減算回路、　（１０３）は加減算回路（１０２）に接続
され定数値を加減算回路（１０２）に供給する定数発生
回路、　（１０４）はスタック操作の制御を行なうスタ
ック操作制御回路である。

次に動作について説明する。

マイクロプロセッサ（１００）は、記憶装置上の記憶領
域（図示せず）に割り付けられたプログラムを実行する
。マイクロプロセッサか前記プログラム中の命令を実行
する時に、命令によって示される操作を記憶領域上のど
のデータに対して実行するかを示す指定法の１つとして
、スタック操作かある。スタック操作の可能なマイクロ
プロセッサでは、スタックポインタレジスタ（１０１）
とスタックポインタレジスタの保持する数値を更新する
ための加減算回路（１０２）とを内蔵している。データ
をスタック操作で記憶装置に書き込む時にみ、加減算回
路（１０２）にスタックポインタレジスタ（１０１）の
保持する数値を読み込み、その値を書き込むデータの占
有するアドレス可能な記憶要素の数だけ減じた後に更新
されたスタックポインタレジスタ（１０１）の指し示す
記憶要素のデータを書き込む。

例えば４バイトのデータを書き込む場合には、スタック
操作制御回路（１０４）により定数値−４か選ばれ加減
算回路（１０２）に供給されるのてスタックポインタレ
ジスタ（１０１）の値は−４だけ変化することになる。

２バイトデータ、１ハイドデータの場合はそれぞれ定数
−２と−１が選択される。逆にスタック操作でデータの
読み出しを行なうときには、スタックポインタレジスタ
（１０１）の指し示す記憶要素からデータを読みだし、
その後加減算回路（１０２）においてスタックポインタ
レジスタ（１０１）の値にデータの占有していた記憶要
素の数を加える。この場合は、４．２．１バイトのデー
タに対して、それぞれ＋４、＋２、＋１の定数値がスタ
ック操作制御回路（１０４）によって選択され加減算定
回路（１０２）に転送され加減算に使用される。

記憶領域を第２図に示すようにアドレスの大きな方を下
に表示すると、スタック操作によってデータが書き込ま
れる度にスタックに使用されている記憶領域は上に上に
と伸びて行き、スタックポインタレジスタの値は小さく
なって行くことになる。スタック操作によって使われる
ことを想定している記憶領域をここでスタック領域と呼
び、そのうち実際に有効なデータが書き込まれている記
憶領域を使用されているスタック領域と呼ぶことにする
。スタッタ操作でデータか読み出されるとその度に使用
されているスタック領域は上から順番に減って行き、同
時にスタックポインタレジスタの保持する値は大きくな
って行く。

スタック操作を用いれば、サブルーチンの利用か可能に
なり、サブルーチン中のローカル変数を定義することが
でき、サブルーチンの再帰的呼び出しができるなどの利
点がある。

〔発明が解決しようとする課題〕

従来のマイクロプロセッサは上記のように動作するので
、スタックに書き込むデータが予想を越えて増加したと
きには、スタック領域として使用される記憶領域がアド
レスの小さい方に伸びすぎて、別の用途に使用している
記憶領域まで達し、記憶を破壊してしまう恐れがある。

特にマイクロプロセッサを組み込んだシステム及びプロ
グラムの動作を検証している段階、いわゆるデバッグ時
には、割込みが多重にかかったり、再帰呼び出しが予想
を越えて行なわれ、スタック領域が伸びすぎることがあ
るなどの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、スタック領域か予想を越えて伸び、他の用途
に使用している記憶領域のデータを壊してしまう前に、
その危険を検出し、必要なデータが破壊されるのを防ぐ
ことかできるマイクロプロセッサを得ることを目的とす
る。

〔課題を解決するための手段〕

この発明に係わるマイクロプロセッサは、スタック領域
として使用可能な記憶領域の限界アドレスの値を保持す
るスタック領域限界アドレス保持レジスタとアドレス比
較のための比較器とを備え、スタック操作の度にスタッ
クポイントレジスタの保持する値とスタック領域限界ア
ドレス保持レジスタの値とを比較するとともに、前記２
つの値か一致または特定の関係を満たした時に割込みを
発生するようにしたものである。

〔作用〕

この発明に係わるマイクロプロセッサにおいて、スタッ
ク領域限界アドレス保持レジスタはスタ・ツク領域とし
て使用可能な限界のアドレスを保持し、アドレス比較器
は、スタック操作の度にスタックポインタレジスタの保
持する値とスタック領域限界アドレス保持レジスタの保
持する値とを比較し、前記２つの値が一致した場合に割
込み信号を発生し、スタック領域が他の用途に使用して
いる記憶領域にまて入り込んてデータを破壊してしまう
ことを防ぐ。

〔実施例〕

第１図はこの発明の一実施例であるマイクロプロセッサ
のスタック操作を説明する概念図である。

図においては、第２図と同等の部分は同じ符号を用いて
示す。（１０５）はアドレス比較器、　（＋０６）はス
タック領域限界アドレス保持レジスタ、　（１０７）は
アンドゲート、　（１０８）はセットリセットラッチ、
（１０９）は割込み要求信号線、（１１０）は割込み認
知信号線、　（Ｉｌｌ）はリセット信号線、　（１１２
）はオアゲートである。

次の動作について説明する。

この発明において、従来例と動作か異なるのはスタック
操作の度にスタックポインタレジスタ（１０１）の値が
アドレス比較器（１０５）に送られ、スタック領域限界
アドレス保持レジスタ（１０６）の値と比較され、もし
一致している場合には実行中のプログラムに割込みが掛
けられ、処理か中断させられることである。

アドレス比較器（１０５）は、スタックポインタレジス
タ（１０１）とスタックポインタ値更新のための加減算
回路（１０２）とを接続する信号線に接続されている。

スタック操作の度にスタックポインタ値か加減算回路（
＋０２）に転送されると同時に、その値はアドレス保持
レジスタ（１０６）の値と比較される。比較の結果値か
一致すれば直ちに、セットリセットラッチ（１０８）が
セットされスタックあふれによる割込み要求信号線（１
０９）かアクティブになる。割込みは、実行中の命令す
なわちスタ・ツク操作を行なった命令の終了と同時に受
は付けられ、スタックあふれ処理ルーチンに制御が移る
。割込みか受は付けられると割込み認知信号（＋１０）
によりラッチ（１０８）かりセットされる。ラッチ（１
０８）のリセットはマイクロプロセッサのリセット信号
（１１１）によっても行なわれるように、割込み認知信
号線（１１０）とリセット信号線と（１１１）はオアゲ
−）　（１１２）に入力され、オアゲート（１１２）の
出力がラッチ（＋０８）のリセット端子に入力される。

スタックあふれ処理ルーチンは、最も簡単な場合には警
告メツセージを出力してプログラムを終了する。

なお、ここではアドレス比較器は他の用途には使ってい
ないか、他の用途にも使用できる回路例えばＡＬＵを用
いてアドレスの比較を行なってもよい。アドレスの比較
はスタック操作の前でも可能であるし、後でも可能であ
る。スタック領域限界アドレスレジスタに保持させるア
ドレスは、別の用途に使用する記憶領域との真の境界の
アドレスにすることもできるし、いくらかの余裕を持っ
た値としておくこともてきる。いくらかの余裕を持った
値にした方が、スタックのあふれに伴って割込みが発生
したときに割込み前のプログラムアドレスやその他の情
報をスタックに積んでやることができるためより望まし
い。またアドレス比較器は、必ずしもスタックポインタ
レジスタと加減算回路との間を結ぶ信号線に接続されて
いる必要はない。必要なのは、スタック操作を行う度に
スタック限界アドレスと現在使用中のスタックポインタ
の比較を行ない、スタック領域かあふれていないかどう
かを検出することである。

〔発明の効果〕

以上のように、この発明によれば、マイクロプロセッサ
はスタック領域か限界まで使われたことを検出できるの
で、スタック領域か予想を越えて伸びた時にも他の用途
に使われている記憶領域にまでスタック領域か伸びてデ
ータを破壊してしまうことを防ぐことかできる。

【図面の簡単な説明】

第１図はこの発明の一実施例であるマイクロプロセッサ
のスタック操作に関するハードウェアを説明する概念図
、第２図は従来のマイクロプロセッサのスタック操作に
関係するハードウェアの一例を示す図である。 図において、　（１０５）はアドレス比較器、　（１０
６）はスタック領域限界アドレス保持レジスタ、（１０
７）はアンドゲート、　（１０８）はセットリセットラ
ッチ、（１０９）は割込み要求信号線、（１１０）は割
込み認知信号線、　（］ｌｌ）はリセット信号線、　（
＋１２）はオアゲートである。 なお、各図中、同一符号は同一または相当部分を示す。 代　　理　　人　　　大　　岩　　増　　雄第１１Ａ 手続補正書（自発） 平成　　年　　月　　日 １、事件の表示　　特願平２−８８＠１”１５号２、発
明の名称 マイクロプロセッサ ３、補正をする者 （連絡先０３（３２１３）３４２１特許部）　’−，，
ユ、ソ五　補正の対象 明細書の発明の詳細な説明の欄。 殻　補正の内容 （１）明細書第２頁第１８行の「（２０２）はスタック
領域（２０２）とは別」を「（２０２）はスタック領域
（２０１）とは別」と訂正する。 （２）明細書第８頁第１７行の「記憶装置に書き込む時
番ごみ、」を「記憶装置に書き込む時には、」と訂正す
る。 （３）明細書第６頁Ｍ８行の「スタック操作でデータが
」を「スタック操作でデータがＪと訂正する。 以上

Claims (1)

【特許請求の範囲】
1. アドレス可能な複数の記憶要素に対してデータを書き込
   みまたは読み出すことができ、スタックポインタレジス
   タを持ち、前記スタックポインタレジスタの保持する数
   値によってアドレス指定された前記複数の記憶要素の内
   の１つまたは連続する複数の記憶要素に対してデータの
   書き込みまたは読みだしを行なうとともに、前記スタッ
   クポインタレジスタの保持する数値を前記データの占有
   する記憶要素のアドレス数に相当する数だけ更新する機
   能を持つマイクロプロセッサであって、さらにスタック
   領域限界アドレス保持レジスタとアドレス比較器とを備
   え、前記アドレス比較器を用いて、前記スタックポイン
   タレジスタの保持する数値と前記スタック領域限界アド
   レス保持レジスタの保持する数値とを比較し、前記２つ
   の数値に等しいかあるいは前もって定められた特定の関
   係にある時には、現在実行中のプログラムの実行を中断
   し例外処理を開始する機能を有することを特徴とするマ
   イクロプロセッサ。