JPS638936A - 割込み処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はコンピューター、特に割込み制御回路に関する
。

〈従来技術〉 従来、コンピューターはマスクＲＯＭにプログラムを書
き込みデーター処理を行なっていた。該マスクＲＯＭは
再書き込みが不可能なメモリーのためプログラムが一但
書き込まれた状態ではプログラムを修正出来ないため、
上記プログラムにバグを発見した場合には再度バグを補
正したプログラム全体をマスクＲＯＭ化しなければなら
ず、バグを補正したプログラムをマスクＲＯＭにするた
めに日数がかかる等の問題があった。

この問題を解消、する方法としてプログラムのアドレス
がバグ部分に来たとき割込み処理を行ないプログラムに
書き込まれているバグ部分をスキップさせることが考え
られるが、該方法によった際、割込み処理にて割込み処
理が行なわれる以前のレジスターに格納されていたデー
ターが割込み処理中に破壊されるおそれがある。

く目的〉 本発明は上記の事項に鑑みなされたもので、割込み処理
にてプログラムに書き込まれているバグ部分をスキップ
させバグを有するプログラムの再書き込みを行なうこと
なくバグによる影響を除去すると共に割込み処理時にそ
れ以前のレジスターデーターをメモリーに退避させるこ
とにて割込み処理によりそれ以前のデーターが破壊され
ることを防止した割込み処理装置を提供せんとするもの
である。

〈実施例〉 第１図は本発明に係るコンピューター処理装置の一実施
例を示す回路図である。

尚、該第１図はマイクロコンピュータ−の要部構成を示
しているものである。

図において、１はコンピューターがプログラムに従って
実行する命令のアドレスを指定するプログラムカウンタ
ーで、該カウンターには現在実行中のアドレスの次のア
ドレスデーターが形成される。

７は各アドレスに命令が格納されているマスクＲＯＭで
プログラムカウンター１にてマスクＲＯＭのアドレスが
指定され指定アドレスの命令が実行される。

３０はアキュムレーターレジスター、Ｂレジスター、Ｃ
レジスター等の内部レジスターでパスライン（アドレス
バス、データーバス）３１を介してデーター等の転送が
行なわれ演算処理やデーター処理が実行される。

２は外部操作にて任意のアドレスを設定可能なアドレス
設定回路で、該アドレス設定回路は不揮発性メモリーに
て形成される。３は上記プログラムカウンターのアドレ
スデーターとアドレス設定回路にて設定されたアドレス
データーとの一致を検出する一致検出回路で、上記カウ
ンター１のアドレスデーターが設定回路に設定されたア
ドレスデーターと一致した際にハイレベル（以下“Ｈ”
と称す。）を送出する。４は外部から割込み制御の可・
否データーが設定される割込み制御回路で、該回路は不
揮発性メモリーにて構成される。

５は上記一致検出回路３の出力及び割込み制御回路の出
力を検知し、両回路から“Ｈ”が送出された際に割込み
信号（“Ｈ”）を送出するアンドゲートである。該アン
ドゲート５の出力はプログラムカウンター１１割込みベ
クトルアドレス発生回路４０、スタック制御回路２０に
接続されている。

８は内部及び外部からプログラムデーターの書き込み可
能なＥＥＰＲＯＭ、９はデーター格納用ＲＡＭで、上記
マスクＲＯＭ７、Ｅ　Ｅ　Ｐ　ＲＯＭ　８と共にメモリ
ー回路を構成している。

４０は割込みベクトルアドレス発生回路で、該回路には
Ｅ　Ｅ　Ｐ　ＲＯＭ　８のアドレスエリアであるアドレ
スＦＦＦＯ−ＦＦＦＦのうち所定のアドレスデーターが
設定されている。該アドレスエリアＦＦＦＯ−ＦＦＦＦ
はＥＥＰＲＯＭのアドレスエリアである割込み処理用の
アドレスエリア９０００〜９ＦＦＦを指定するためのア
ドレスエリアである。

第２図は上記ＥＥＰＲＯＭのアドレスエリアを示す説′
明図であり、該ＥＥＦＲＯＭのアドレスエリア９０００
〜９ＦＦＦまでのエリアは割込み処理用のプログラム格
納エリアとして割ふられ、又、アドレスエリアＦＦＦＯ
〜ＦＦＦＦは割込み処理用プログラムアドレスエリア指
定用のアドレスエリアとして割ふられている。

上記ベルトルアドレス発生回路には上記アドレスエリア
ＦＦＦＯ〜ＦＦＦＦまでの所定のアドレスを指定する任
意のアドレスデーターが外部から設定され、後述の割込
み動作時にはベルトルアドレス発生回路４０に指定され
ているアドレスデーター（ＦＦＦＯ〜ＦＦＦＦ）がパス
ライン３１を介してプログラムカウンター１に入力し、
該カウンターにてＥ　Ｅ　Ｐ　ＲＯＭ　８の上記アドレ
スＦＦＦＯ〜ＦＦＦＦが指定され、該指定アドレスに書
き込まれているアドレスデーターがパスラインを介して
プログラムカウンター１にフェッチされ、該カウンター
１にフェッチされたアドレスデーターがパスラインに送
出される。これにてアドレスが指定され、指定アドレス
の命令が実行される。

よって、例えばベルトルアドレス発生回路に予めアドレ
スデーターとしてＥＥＰＲＯＭ８のアドレスエリアのう
ちＦＦＦＯ，ＦＦＦＩを設定して置き、又、該アドレス
エリアＦＦＦＯ，ＦＦＦＩに第２図に示す如くアドレス
エリア９０００を指定するためのデーター９０００を外
部から書き込んで置けば、割込み動作時にＥＥＰＲＯＭ
８のアドレス９０００番地が指定され、９０００番地以
後の番地の命令が実行されることとなる。２０はスタッ
ク制御回路であり、該回路は後述の割込み動作時に割込
み実行時のプログラム力　ランターｌのアドレスデータ
ー及びレジスター３０に格納されていたデーターをＲＡ
Ｍ９の所定アドレス部に一時退避させると共に割込み復
帰命令にてＲＡＭ９に退避していたデーターを再度プロ
グラムカウンターｌ及びレジスター３０に戻すためのも
のである。この構成にて割込み処理時にそれ以前の処理
データーが破壊されることなく割込み処理後復元出来る
ものである。

次いで、第１図実施例の動作について説明する。

今、マスクＲＯＭ７のアドレス１９６〜２０２の命令と
“して第３図（ａ）の命令が書き込まれているものとす
る。このマスクＲＯＭ　７の上記アドレス１９６〜２０
２の命令として本来第３図（ｂ）の如くアドレス１９９
の命令の後に命令ＬＤＡＡＤＡＴＡ２；ＳＴＡＡＭＥＭ
Ｏ２を実行した後、アドレス２００の命令を実行するプ
ログラムが正しいプログラムであったとすると、マスク
ＲＯＰｖｌ　７のアドレス１９９と２００間にバグが生
じていることとなる。

このバグを発見した場合、ＥＥＦＲＯＭ８にプログラム
を追加してバグを補正する。

即ち、上記の場合はアドレス１９９と２００との間にバ
グがあるため、アドレス設定回路にアドレスデーター２
００を設定すると共に割込み制御回路４をセットする。

又、ベルトルアドレス発生回路４０に設定されたアドレ
スデーターＦＦＦＯ，ＦＦＦＩにて指定されるＥＥＰＲ
ＯＭ８のアドレスエリアＦＦＦＯ，ＦＦＦＩ−に割込み
処理用゛プログラムの先頭アドレスデーターを設定する
。

今、割込み処理用プログラムをＥＥＰＲＯＭ８のエリア
９０００以後に設定したとする。この場合は上記アドレ
スＦＦＦＯ，ＦＦＦＩのアドレス９０００を指定するた
めのデーターを第２図の如く設定する。

又、このアドレス９０００以後（９０００〜９００４）
に第２図の如く追加プログラムを書き込む。

この様にして割込み用の各データーを設定した後、マイ
クロコンピュータ−を作動させると、アドレス１９９ま
での処理がマスクＲＯＭ７に書き込まれたプログラムに
従って処理される。又、プログラムカウンター１のデー
ターが２００となると一致検出回路から“Ｈ”が送出さ
れるので、アンドゲート５から“Ｈ“が送出されスタッ
ク制御回路２０及びベクトルアドレス発生回路に割込み
信号としての“Ｈ”が入力される。

これにてアドレス１９９の処理が終了すると、スタック
制御回路２０が作動し、第３図（Ｃ）の如くそれまでプ
ログラム処理状態、即ち、アドレス１９９処理までのレ
ジスター３０の内容及びプログラムカウンター１のデー
ター（アドレス２００）をＲＡＭ９に退避させる。第４
図はＲＡＭ９における上記データーの退避状態を示す説
明図でＲＡＭ９の退避領域ｓｐ、〜ＳＰ７にレジスタ一
群３０のデータ（Ａ、Ｂ、ＣＣ。

Ｘ）及びカウンターのデーター（ｐｃ）が退避させられ
る。又、この時ベクトルアドレス発生回路４０から設定
アドレスデーターＦＦＦＯ，ＦＦＦＩがパスライン３１
を介してプログラムカウンター１に入力され、カウンタ
ー１にてＥＥＰＲＯＭ８のアドレスＦＦＦＯ。

ＦＦＦＩが設定され、該アドレスＦＦＦＯ，ＦＦＦＩに
設定されたアドレスデーター９０００がカウンターｌに
フェッチされ、カウンター１にて追加プログラムが設定
されているＥＥＰＲＯＭ８のアドレス９０００が指定さ
れ、以後ＥＥＰＲＯＭ８の割込み処理用アドレスエリア
に設定された第３図（Ｃ）のプログラムが実行され、ア
ドレス９００３にて割込み用のプログラムが終了した後
、アドレス９００４の割込み復帰命令によりＲＡＭ９に
退避していたデーターがレジスター３０に復帰すると共
にアドレスデーターがカウンター１に復帰する。これに
てレジスターのデーターはアドレス１９９処理時点の状
態に復帰すると共にカウンター１にはアドレス２００が
設定され、以後アドレス２００以後のプログラムがマス
クＲＯＭ７に書き込まれているプログラムに基づいて実
行される。

以上の動作にてバグを補正した正しいプログラム処理が
なされることとなる。

第５図は第１図実施例におけるアドレス設定回路及び割
込み制御回路の他の例を示す回路図である。

該第５図においてはアドレス設定回路２のデータ一端子
Ｄφ〜Ｄｎが外部のデーターパスに接続されていると共
に割込み制御回路のデータ一端子りには“Ｈ”が印加さ
れている。又、アドレス設定回路と割込み制御回路の書
き込み端子（ＷＲ）は互いに接続されている。この様に
構成することにてデーターバスにアドレスデーターを外
部から設定して置き、マイクロコンピュータ−から書き
込み命令を送出することにてアドレス設定回路２及び割
込み制御回路４の書き込み端子ＷＲに該命令が入力し、
アドレス設定回路２にアドレスデーターが設定されると
同時に割込み制御回路４に割込み許容信号“Ｈ”を設定
出来ることとなる。

第６図（ａ）は割込み制御回路４の他の一例を示す回路
図で、該制御回路４は入力をアドレス設定回路２の全出
力に接続したオアゲートにて構成されている。この様に
構成されているため、アドレス設定回路にアドレスデー
ターがセットされると自動的に割込み許容信号“Ｈ”が
割込み制御回路４から送出される。

第６図（ｂ）は割込み制御回路４の他の一例を示す回路
図である。該実施例では制御回路４はナントゲートで構
成されると共に、該ゲートの入力端はアドレス設定回路
の出力のうちＡ４〜ＡＩ５に接続されている。尚、アド
レス設定回路の出力としてはＡ０〜Ａ　１５の１６ビツ
ト構成となっているものとする。

この様にすることにて、アドレス設定回路に設定された
アドレスデーターがＦＦＦＯ〜ＦＦＦＦの時にはゲート
は“Ｌ”となり、上記以外のアドレスデーターが設定さ
れた時にのみ割込み許容信号が設定されることとなる。

よって、第２図示の如（ベルクトアドレスデーターエリ
アのアドレスが誤まって設定されても割込みが禁止され
ることとなる。尚、マスクＲＯＭ７のアドレスエリアの
アドレスデーターがアドレス設定回路に設定された時の
み割込み許容信号が送出される様に割込み制御回路４の
ロジックを設定すればＥＥＰＲＯＭのデータ一二リアが
誤まって設定された場合にも割込みが　禁止されること
となる。

く変形例〉 前記実施例において外部より補正プログラムデーターを
設定するメモリーとしてＥ　Ｅ　Ｐ　ＲＯＭを用いてい
るが、これらはこれに限定するものでなく、例えばスタ
ティックＲＡＭダイナミックＲＡＭ。

他のＦＲＯＭ、スイッチ等外部よりデーター設定可能な
ものは全て使用することができる。又、これらはマイコ
ンのメモリー空間又はＩ１０空間に設置されても良い。

又、実施例では割込み処理時に全てのレジスターデータ
ーを退避させているが必要な一部のレジスターデーター
（例えばプログラムカウンター、コンディションレジス
タ、Ａレジスター等）のみを退避させても良い。

く効果°〉 以上の如く、本発明によれば割込み処理に際して、レジ
スターのデーターを一部メモリーに退避する様にしたの
で、割込み処理が行なわれても、それ以外のデーターを
破壊することなく割込み処理を自由に実行することが出
来、プログラムのバグを割込み処理にてスキップさせる
ことによりバグの影響を受けることなしに正しいプログ
ラムを実行させる手法を容易に取り得ることを可能にな
し、従来の如くバグを発見した際に全プログラムを再度
ＲＯＭ化する等の不都合を解消す・ることか出来るもの
である。

【図面の簡単な説明】

第１図は本発明に係る割込み処理装置を備えたコンピュ
ーターの要部を示すブロック図、第２図は第１図示のＥ
ＥＰＲＯＭ８のアドレスエリアを示す説明図、第３図（
ａ）は第１図示のマスクＲＯＭ７に書き込まれたプログ
ラムの一部を示す説明図、第３図（ｂ）は正しいプログ
ラムを示す説明図、第３図（ｃ）は第１図示のコンピュ
ーターの動作を説明するための説明図、第４図はＲＡＭ
９におけるレジスターデーターの退避状態を示す説明図
、第５図は第１図示のアドレス設定回路２１割込み制御
回路４の−例を示す回路図、第６図（ａ）、（ｂ）は第
１図示の割込み制御回路の例を示す回路図である。 １・・・プログラムカウンター、 ２・・・アドレス設定回路、 ３・・・一致検出回路、 ７・・・マスクＲＯＭ　。 ８−−−ＥＥＰＲＯＭ。 ９・・・ＲＡＭ。 ２０・・・スタック制御回路。 ７羊３３　　ロコ　（ａ） ７）′しス　　イ；ストラフカン ＩＱ６　　　ＬＤＡＡ　　　ＤＱＴＡ１ｆＱ８　　５Ｔ
ＡＡ　　　ｒｌＥｒ１０１２００　　　ＬＤＡＡ　　　
ＤＡｒＡ３２０２　　５　ｒＡＡ　　　ｎＥｒ１０３￥
３図（ｂ） ７Ｆｔス　　イ；ストラフ５３ン １９６　　　Ｌ　ＤＡＡ　　　１）ＡＴＡ　１１Ｑ８　
　５ＴＡＡ　　ｒＩＥｎｏｌ ＬＤＡＡ　　ＤＭＡ２ ５ＴＡＡ　　ｒＩＥｒ１０２

Claims (1)

1. 【特許請求の範囲】 プログラムカウンターのアドレスデーターに従って、順
   次プログラムを実行するコンピューターにおいて、 任意のアドレスデーターを設定可能なアドレスデーター
   設定回路と、前記プログラムカウンターのアドレスデー
   ターを検知して該アドレスデーターが前記設定回路の設
   定アドレスデーターと一致した際に割込み信号を形成す
   る割込み信号形成回路と、該割込み信号に応答してコン
   ピューター内の全レジスターデーター及びプログラムカ
   ウンターのアドレスデーター又は一部のデーターをメモ
   リーに退避させる退避制御回路とを設け、割込み処理に
   際して前記レジスター等のデーターをメモリーに退避さ
   せた後割込み処理を実行することを特徴とする割込み処
   理装置。