JPH02125303A - ブログラマブル・コントローラ - Google Patents
ブログラマブル・コントローラInfo
- Publication number
- JPH02125303A JPH02125303A JP27872388A JP27872388A JPH02125303A JP H02125303 A JPH02125303 A JP H02125303A JP 27872388 A JP27872388 A JP 27872388A JP 27872388 A JP27872388 A JP 27872388A JP H02125303 A JPH02125303 A JP H02125303A
- Authority
- JP
- Japan
- Prior art keywords
- user program
- area
- program
- memory
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 24
- 238000012545 processing Methods 0.000 abstract description 14
- 238000012217 deletion Methods 0.000 abstract description 2
- 230000037430 deletion Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
この発明は、運転中であっても容易にユーザプログラム
を変更することのできるプログラマブル・コントローラ
に関する。
を変更することのできるプログラマブル・コントローラ
に関する。
(発明の概要)
この発明は、プログラマブル・コントローラ内にユーザ
プログラムをそれぞれ格納する書き換え用のメモリと、
運転用のメモリを備えておくことにより、運転中にユー
ザプログラムを変更する場合の運転停止時間を極めて短
時間にしたものである。
プログラムをそれぞれ格納する書き換え用のメモリと、
運転用のメモリを備えておくことにより、運転中にユー
ザプログラムを変更する場合の運転停止時間を極めて短
時間にしたものである。
(従来技術とその問題点)
プログラマブル・コントローラ(以下PCという)では
、しばしばユーザプログラムを変更することがある。変
更の際、PCが停止中であれば問題はないが、運転中で
あれば運転を−たん停止してから変更のための書き換え
をしなければならない、このときの変更が、挿入、削除
であればJMP先アドレスや、サブルーチンの飛先アド
レス等の更新処理をしてから運転を開始する。これらの
処理に費やされる時間は決して短いものではないため、
その間に入・出力回路のリフレッシュを停止してしまう
と、他の機器とのリンク処理までが中断されてしまう等
の問題が発生した。
、しばしばユーザプログラムを変更することがある。変
更の際、PCが停止中であれば問題はないが、運転中で
あれば運転を−たん停止してから変更のための書き換え
をしなければならない、このときの変更が、挿入、削除
であればJMP先アドレスや、サブルーチンの飛先アド
レス等の更新処理をしてから運転を開始する。これらの
処理に費やされる時間は決して短いものではないため、
その間に入・出力回路のリフレッシュを停止してしまう
と、他の機器とのリンク処理までが中断されてしまう等
の問題が発生した。
(発明の目的)
この発明は上記の問題を解消するためになされたもので
、その目的とするところは、PCが運転中テアっても、
短時間にユーザプログラムを変更することのできるPC
を提供することにある。
、その目的とするところは、PCが運転中テアっても、
短時間にユーザプログラムを変更することのできるPC
を提供することにある。
(発明の構成と効果)
この発明は上記目的を達成するために、入力されたユー
ザプログラムが格納されるエリア、およびユーザプログ
ラムに基づく運転情報が格納されるエリアを有し、書込
み用のマイクロプロセッサに駆動される第1のメモリと
、実際の運転に使用するユーザプログラムが格納される
エリア、およびユーザプログラムに基づく運転情報が格
納されるエリアを有し、運転用のマイクロプロセッサに
駆動される第2のメモリと、ユーザプログラムの変更が
プロコン等の入力手段で入力されると、その変更内容に
従い第1メモリ内のユーザプログラムエリアおよびそれ
に対応する運転情報エリアを書き換える手段と、ユーザ
プログラム変更による第1メモリ内両エリアの書き換え
が終了すると、第2メモリ内の両エリアに第1メモリの
格納内容を写し替える手段と、を備えたことを特徴とす
る。
ザプログラムが格納されるエリア、およびユーザプログ
ラムに基づく運転情報が格納されるエリアを有し、書込
み用のマイクロプロセッサに駆動される第1のメモリと
、実際の運転に使用するユーザプログラムが格納される
エリア、およびユーザプログラムに基づく運転情報が格
納されるエリアを有し、運転用のマイクロプロセッサに
駆動される第2のメモリと、ユーザプログラムの変更が
プロコン等の入力手段で入力されると、その変更内容に
従い第1メモリ内のユーザプログラムエリアおよびそれ
に対応する運転情報エリアを書き換える手段と、ユーザ
プログラム変更による第1メモリ内両エリアの書き換え
が終了すると、第2メモリ内の両エリアに第1メモリの
格納内容を写し替える手段と、を備えたことを特徴とす
る。
この発明は上記のように構成したので、運転中にユーザ
プログラムを変更しようとして、プロコン等で変更デー
タを人力すると、書込み用のマイクロプロセッサに駆動
されて第1のメモリのユーザプログラムが書き換えられ
、同時に変更内容に対応する運転情報エリアも自動的に
変更される。
プログラムを変更しようとして、プロコン等で変更デー
タを人力すると、書込み用のマイクロプロセッサに駆動
されて第1のメモリのユーザプログラムが書き換えられ
、同時に変更内容に対応する運転情報エリアも自動的に
変更される。
次いで、内部処理により、第2のメモリを用いたユーザ
プログラムの運転実行を一時停止して、第1のメモリ両
エリアの変更内容を第2のメモリに写し替える。その結
果、書き換えのための運転停止時間を、単にメモリ間の
データ転送に要するだけの短い時間とすることができる
。
プログラムの運転実行を一時停止して、第1のメモリ両
エリアの変更内容を第2のメモリに写し替える。その結
果、書き換えのための運転停止時間を、単にメモリ間の
データ転送に要するだけの短い時間とすることができる
。
また、書き換え時間を短くした分、他の機器とのリンク
処理に対する影響を最小限に抑えることができ、運転中
であっても容易にプログラム変更が可能なPCを得るこ
とができる。
処理に対する影響を最小限に抑えることができ、運転中
であっても容易にプログラム変更が可能なPCを得るこ
とができる。
(実施例の説明)
以下、この発明の実施例を図面に基づいて説明する。
第1図は、この発明にかかるPCの内部構成を示したブ
ロック図である。
ロック図である。
図に示すように、このPCは2つのマイクロプロセッサ
(以下MPUという)により構成されている。
(以下MPUという)により構成されている。
MPU−Alは内部バス15を介して、システムROM
IIと、RAM内に形成されている命令実行用プログラ
ムエリア12と、運転情報エリア13、入出力回路用メ
モリ3が接続されており、エリア12に格納されている
ユーザプログラムを実行する処理がおこなわれる。
IIと、RAM内に形成されている命令実行用プログラ
ムエリア12と、運転情報エリア13、入出力回路用メ
モリ3が接続されており、エリア12に格納されている
ユーザプログラムを実行する処理がおこなわれる。
MPU−82は内部バス25を介して、システムROM
21と、RAM内に形成されているリードライト用プロ
グラムエリア22と、運転情報エリア23、ツールイン
ターフェース24が接続されており、外部のプロコン等
からツールI/F24を介して入力されるユーザプログ
ラムをエリア22に書き込む処理がおこなわれる。
21と、RAM内に形成されているリードライト用プロ
グラムエリア22と、運転情報エリア23、ツールイン
ターフェース24が接続されており、外部のプロコン等
からツールI/F24を介して入力されるユーザプログ
ラムをエリア22に書き込む処理がおこなわれる。
ここでMPUごとに設けられているシステムROMII
、21には、予めほぼ同一内容をした、PC動作用のシ
ステムプログラムがそれぞれ格納されている。またプロ
グラムエリア12,22、運転情報エリア13.23は
、ぞれぞれ同一フォーマットに形成され、通常、同一の
ユーザプログラムおよびそれに関する運転情報が書き込
まれる。
、21には、予めほぼ同一内容をした、PC動作用のシ
ステムプログラムがそれぞれ格納されている。またプロ
グラムエリア12,22、運転情報エリア13.23は
、ぞれぞれ同一フォーマットに形成され、通常、同一の
ユーザプログラムおよびそれに関する運転情報が書き込
まれる。
このようにPC内部に、主に運転実行に用いられる処理
部と、主にユーザプログラム書込みに用いられる処理部
を備えたことにより、運転中であっても、並行してプロ
グラムの追加、削除、その他の変更処理の入力が可能に
なる。同様に入力された変更内容に基づき、ユーザプロ
グラムに対応した運転情報についての変更処理も、PC
の運転と無関係に処理される。
部と、主にユーザプログラム書込みに用いられる処理部
を備えたことにより、運転中であっても、並行してプロ
グラムの追加、削除、その他の変更処理の入力が可能に
なる。同様に入力された変更内容に基づき、ユーザプロ
グラムに対応した運転情報についての変更処理も、PC
の運転と無関係に処理される。
次に、このPCの動作について第2図のフローチャート
を参照しながら説明する。
を参照しながら説明する。
図に示されるフローチャートは、PCの運転中におこな
われるユーザプログラムの書き換え処理に関する部分の
みを示すものである。
われるユーザプログラムの書き換え処理に関する部分の
みを示すものである。
MPU−Aでは、システムROM21内のシステムプロ
グラムに従い、RAM内の命令実行用プログラムエリア
12と運転情報エリア13に書き込まれているユーザプ
ログラムが実行されて、PCが運転される(ステップ2
01)、同時に運転のサイクルタイムごとにMPU−B
からのユーザプログラム変更指令の受信をチエツクする
(ステップ202)。
グラムに従い、RAM内の命令実行用プログラムエリア
12と運転情報エリア13に書き込まれているユーザプ
ログラムが実行されて、PCが運転される(ステップ2
01)、同時に運転のサイクルタイムごとにMPU−B
からのユーザプログラム変更指令の受信をチエツクする
(ステップ202)。
一方、MPU−Bでも、システムROM21内のシステ
ムプログラムに従い、ツールI/F24を介して入力さ
れるプログラムの変更書込みを待機する(ステップ21
1)。
ムプログラムに従い、ツールI/F24を介して入力さ
れるプログラムの変更書込みを待機する(ステップ21
1)。
ツールI/F24からユーザプログラムの変更入力があ
ると、リードライト用プログラムエリア22に書き込ま
れているユーザプログラムの該当箇所を書き換える(ス
テップ211.212)。
ると、リードライト用プログラムエリア22に書き込ま
れているユーザプログラムの該当箇所を書き換える(ス
テップ211.212)。
さらにユーザプログラムの変更が、挿入、削除であれれ
ばJMP先アドレスや、サブルーチンの飛先アドレス等
を変更し、運転情報エリア23を書き換える(ステップ
213) 。
ばJMP先アドレスや、サブルーチンの飛先アドレス等
を変更し、運転情報エリア23を書き換える(ステップ
213) 。
次いで、MPU−Aに対し、ユーザプログラム変更指令
を送る(ステップ214) 。
を送る(ステップ214) 。
ユーザプログラム変更指令を受信したMPU−Aは、運
転を中止し、MPU−Bに対しHALT許可信号を送る
(ステップ202〜204)。
転を中止し、MPU−Bに対しHALT許可信号を送る
(ステップ202〜204)。
HALT許可信号を受は取ったMPU−Bは、MPU−
AにHALT信号を送り、MPU−Aの動作を停止させ
た後、エリア22.23の変更された部分を、MPU−
A側のエリア12.13へ転送し、書き換える(ステッ
プ215〜217)。
AにHALT信号を送り、MPU−Aの動作を停止させ
た後、エリア22.23の変更された部分を、MPU−
A側のエリア12.13へ転送し、書き換える(ステッ
プ215〜217)。
次いで、転送が終了すると、MPU−AのHALTを解
除してMPU−B側の処理を終了する(ステップ218
)。
除してMPU−B側の処理を終了する(ステップ218
)。
MPU−Aでは、書き換えのための転送処理が終了し、
HALTが解除されると、通常の運転を再開し一連の書
き換え処理を終了する(ステップ205.206)。
HALTが解除されると、通常の運転を再開し一連の書
き換え処理を終了する(ステップ205.206)。
なお、ステップ217では、変更された部分のデータの
みを転送したが、全エリアをそっくり書き換える処理に
することもできる。
みを転送したが、全エリアをそっくり書き換える処理に
することもできる。
図示の処理は、ユーザプログラムを変更する場合につい
て説明したが、ユーザプログラムを最初に書き込む際も
同様な処理がなされ、順次エリア22.23からエリア
12.13へプログラムデータが転送されて書き込まれ
る。
て説明したが、ユーザプログラムを最初に書き込む際も
同様な処理がなされ、順次エリア22.23からエリア
12.13へプログラムデータが転送されて書き込まれ
る。
以上のようにこの実施例では、MPUを2個備えて運転
とユーザプログラムの書き換えを互いに独立した処理部
にしたため、運転中のユーザプログラムの変更が、変更
データの転送時間だけPCの運転を停止させるだけで実
施することができる。
とユーザプログラムの書き換えを互いに独立した処理部
にしたため、運転中のユーザプログラムの変更が、変更
データの転送時間だけPCの運転を停止させるだけで実
施することができる。
そのため、運転中に制御対象の諸条件が頻繁に変更され
るような場合は、それらの変更に対応して運転中であり
ながらも、簡単にユーザプログラムを変更することがで
きる。
るような場合は、それらの変更に対応して運転中であり
ながらも、簡単にユーザプログラムを変更することがで
きる。
またユーザプログラムの書き換え時間が極めて短時間で
あるため、110回路のリフレッシュを中断する時間が
、従来に比較し数段短くなり、PCが上位機器等とリン
クされている場合でも、リンク処理に対する停止時間の
影響を最小限にすることができる。
あるため、110回路のリフレッシュを中断する時間が
、従来に比較し数段短くなり、PCが上位機器等とリン
クされている場合でも、リンク処理に対する停止時間の
影響を最小限にすることができる。
第1図はこの発明にかかるPCの内部構成を示したブロ
ック図、第2図は動作を示すフローチャートである。 1・・・・・・MPU−A 15.25・・・・・・内部バス 11.21・・・・・・システムROM12・・・・・
・命令実行用プログラムエリア13.23・・・・・・
運転情報エリア2・・・・・・MPU−B 22・・・・・・リードライト用プログラムエリア24
・・・・・・ツールインターフェース3・・・・・・入
出力回路用メモリ
ック図、第2図は動作を示すフローチャートである。 1・・・・・・MPU−A 15.25・・・・・・内部バス 11.21・・・・・・システムROM12・・・・・
・命令実行用プログラムエリア13.23・・・・・・
運転情報エリア2・・・・・・MPU−B 22・・・・・・リードライト用プログラムエリア24
・・・・・・ツールインターフェース3・・・・・・入
出力回路用メモリ
Claims (1)
- 【特許請求の範囲】 1、入力されたユーザプログラムが格納されるエリア、
およびユーザプログラムに基づく運転情報が格納される
エリアを有し、書込み用のマイクロプロセッサに駆動さ
れる第1のメモリと、 実際の運転に使用するユーザプログラムが格納されるエ
リア、およびユーザプログラムに基づく運転情報が格納
されるエリアを有し、運転用のマイクロプロセッサに駆
動される第2のメモリと、ユーザプログラムの変更がプ
ロコン等の入力手段で入力されると、その変更内容に従
い第1メモリ内のユーザプログラムエリアおよびそれに
対応する運転情報エリアを書き換える手段と、 ユーザプログラム変更による第1メモリ内両エリアの書
き換えが終了すると、第2メモリ内の両エリアに第1メ
モリの格納内容を写し替える手段と、 を備えたことを特徴とするプログラマブル・コントロー
ラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27872388A JPH02125303A (ja) | 1988-11-04 | 1988-11-04 | ブログラマブル・コントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27872388A JPH02125303A (ja) | 1988-11-04 | 1988-11-04 | ブログラマブル・コントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02125303A true JPH02125303A (ja) | 1990-05-14 |
Family
ID=17601302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27872388A Pending JPH02125303A (ja) | 1988-11-04 | 1988-11-04 | ブログラマブル・コントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02125303A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631623A (en) * | 1993-04-26 | 1997-05-20 | Rohm Co., Ltd. | Chip-type variable resistor |
JP2014126917A (ja) * | 2012-12-25 | 2014-07-07 | Nec Engineering Ltd | 組み込みシステム及びcpu間通信方法 |
-
1988
- 1988-11-04 JP JP27872388A patent/JPH02125303A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631623A (en) * | 1993-04-26 | 1997-05-20 | Rohm Co., Ltd. | Chip-type variable resistor |
JP2014126917A (ja) * | 2012-12-25 | 2014-07-07 | Nec Engineering Ltd | 組み込みシステム及びcpu間通信方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2526688B2 (ja) | プログラマブルコントロ―ラおよびシ―ケンスプログラムの部分実行方法 | |
JPH02235156A (ja) | 情報処理装置 | |
US5361348A (en) | Debug circuit of a signal processor | |
US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
JPH02125303A (ja) | ブログラマブル・コントローラ | |
JP2978008B2 (ja) | メモリ管理方式 | |
JPS5835648A (ja) | プログラム実行制御方式 | |
JPS63157238A (ja) | コンピユ−タ | |
JPS63249206A (ja) | プログラマブルコントロ−ラ | |
JPS61134850A (ja) | 従属プロセツサのデバツグ方法 | |
JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
JPS6238746B2 (ja) | ||
JPH0473177B2 (ja) | ||
JPS60126731A (ja) | プログラム制御方法 | |
JPH0782447B2 (ja) | Dmaデータ転送制御装置 | |
JPS5960632A (ja) | メモリ・ダンプ方式 | |
JPH08263281A (ja) | フラッシュメモリの編集装置 | |
JPH1011109A (ja) | 制御装置 | |
JPS6041131A (ja) | 制御プログラムロ−ド方式 | |
JPH05274248A (ja) | 直接メモリアクセス装置 | |
JPH04332003A (ja) | プログラマブルコントローラ | |
JPH1139149A (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
JPH05204750A (ja) | プログラム制御装置のデータ保持方式 | |
JPH0546212A (ja) | プログラマブルコントローラのシステム設定方法 | |
JPH0644298B2 (ja) | デ−タフロ−型計算機のプログラム書換装置 |