JPH04332003A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器を自動制御す
るプログラマブルコントローラに関する。

【０００２】

【従来の技術】プログラマブルコントローラは、ユーザ
がプログラミング装置により作成したシーケンスプログ
ラムに従って、電子機器を自動制御する。シーケンスプ
ログラムは図５に示すようなシーケンス回路の形態で作
成された後、プログラマブルコントローラの演算処理の
実行順に図６に示すようにシーケンス命令単位でプログ
ラマブルコントローラの内部メモリに記憶される。

【０００３】プログラマブルコントローラは一定周期で
、上記内部メモリの先頭アドレスからシーケンス命令を
読出し、演算実行することにより電子機器の自動制御を
行う。シーケンスプログラムはオペレータにより内容が
修正されるので、長さが異なる。このため、シーケンス
プログラムの最後尾にはプログラムの終了を示す終了命
令が記載されており、プログラマブルコントローラはこ
の終了命令を読出した後、シーケンスプログラムの実行
を中止する。テストランを実行できるように、上記シー
ケンスプログラムを部分的に実行させる機能をプログラ
マブルコントローラは有している。

【０００４】この機能を実現するために、プログラマブ
ルコントローラは図７のシステム用制御手順に従って動
作する。

【０００５】すなわち、テストランを行う際、オペレー
タは、図５に示すようなたとえば４回路目〜６回路目の
テストランを行いたい部分シーケンスプログラム（回路
）をプログラミング装置に表示させる。次に、オペレー
タはプログラミング装置のキーボードからテストランを
行いたい回路（４回路目〜５回路目）の範囲指定を行っ
た後、シーケンスプログラムの起動命令を入力する。

【０００６】プログラミング装置側では指定された範囲
の先頭回路および最後尾の回路についての内部メモリの
アドレスを算出し、先頭回路の先頭のシーケンス命令の
格納アドレスを読出し開始アドレスとして初期設定する
（図７のスナップ１００）。以下、設定した読出しアド
レスから順にシーケンス命令を内部メモリから読出し、
そのシーケンス命令を実行して行く（ステップＳ１０１
〜Ａ１０５→Ｓ１１０→Ｓ１１１→Ｓ１０１のループ処
理）。

【０００７】このようなループ処理によりシーケンス命
令を順次に実行して行くが、シーケンスプログラムを指
定された範囲の最後尾で終了させるために、シーケンス
命令の実行に先立って現在、実行しようとしているシー
ケンスプログラム命令が指定された範囲内のものである
か否かの判定を行っている。この判定を行うために、実
行しようとするシーケンス命令の読出しアドレスと、最
後尾のシーケンス命令の格納アドレスの比較を行い、読
出しアドレスが最後尾のシーケンス命令の格納アドレス
を越えたときに、指定範囲のシーケンス命令の実行終了
と判断する（ステップＳ１０３〜Ｓ１０５）。

【０００８】なお、通常のシステム運転時は、読出した
シーケンス命令が終了命令であるか否かの判定後、否定
判定で直ちに読出したシーケンス命令を実行している（
ステップＳ１０１→Ｓ１０２→Ｓ１１０→Ｓ１１１→Ｓ
１０１のループ処理）。

【０００９】

【発明が解決しようとする課題】しかしながら、従来こ
の種プログラマブルコントローラではテストランの際、
読出したシーケンス命令が指定された範囲にあるか否か
の判定処理を行うために、この判定処理に要する時間が
１システム命令の実行時間に含まれてしまう。

【００１０】このため、１シーケンス命令の実行時間が
実際のシステム運転時とテストランの実行時とは異なる
。その結果、リアルタイム性が要求されるシーケンスプ
ログラムについては部分プログラムのテストランができ
ないという不具合が従来装置にはあった。

【００１１】そこで、本発明の目的は、このような点に
鑑みて、シーケンス命令の実行時間をテストランおよび
システム運転時、共に、同一とすることが可能なプログ
ラマブルコントローラを提供することにある。

【００１２】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、第１記憶手段に格納されたシーケ
ンスプログラムの中の、予め範囲指定された部分プログ
ラムをシーケンス命令単位で順次に読出し、実行するこ
との可能なプログラマブルコントローラにおいて、第２
記憶手段と、前記部分プログラムの実行に先立って、前
記第１記憶手段における前記部分プログラムの最後尾の
次に位置するシーケンス命令を前記第２記憶手段に退避
記憶させる第１記憶制御手段と、当該退避記憶されたシ
ーケンス命令に代り、前記部分プログラムの実行の終了
を指示する終了命令を、当該シーケンス命令の前記第１
記憶手段の格納位置に記憶させる第２記憶制御手段と、
前記第１記憶手段の終了命令により前記部分プログラム
の実行が終了した後、前記第２記憶手段に退避記憶され
ているシーケンス命令を、退避前の前記第１記憶手段の
格納位置に復帰記憶させる第３記憶制御手段とを具えた
ことを特徴とする。

【００１３】

【作用】本発明では、第１記憶手段上の範囲指定された
部分プログラムの次に終了命令を挿入記憶しておくこと
により部分プログラムの実行を終了させる。このため、
従来のように、部分プログラムの終了判定を行う必要は
なく、同一のシーケンスプログラム実行手順をシステム
運転とテストランにおいて共通使用でき、システム運転
時と同じ時間でシーケンス命令を実行することができる
。また、終了命令の記憶により消去されるシーケンス命
令は部分プログラムの実行に先立って第２記憶手段に退
避し、部分プログラムの実行の終了後復原させるので、
部分プログラムの実行時間に影響を与えることはない。

【００１４】

【実施例】以下、図面を参照して本発明実施例を詳細に
説明する。

【００１５】図１は本発明実施例の基本構成を示す。

【００１６】本実施例のプログラマブルコントローラは
、第１記憶手段に格納されたシーケンスプログラムの中
の、予め範囲指定された部分プログラムをシーケンス命
令単位で順次に読出し、実行することの可能なプログラ
マブルコントローラである。

【００１７】１１０は第２記憶手段である。

【００１８】１２０は前記部分プログラムの実行に先立
って、前記第１記憶手段における前記部分プログラムの
最後尾の次に位置するシーケンス命令を前記第２記憶手
段に退避記憶させる第１記憶制御手段である。

【００１９】１３０は当該退避記憶されたシーケンス命
令に代り、前記部分プログラムの実行の終了を指示する
終了命令を、当該シーケンス命令の前記第１記憶手段の
格納位置に記憶させる第２記憶制御手段である。

【００２０】１４０は前記第１記憶手段の終了命令によ
り前記部分プログラムの実行が終了した後、前記第２記
憶手段に退避記憶されているシーケンス命令を、退避前
の前記第１記憶手段の格納位置に復帰記憶させる第３記
憶制御手段である。

【００２１】プログラマブルコントローラの具体的な回
路構成を図２に示す。

【００２２】図２において、次の回路がバスに共通接続
されている。

【００２３】中央演算処理装置（ＣＰＵ）１０：システ
ムメモリ１２に格納された制御プログラムに従って、プ
ログラミング装置から指定された装置内の制御動作を実
行する。

【００２４】ビット演算プロセッサ（Ｂ．Ｐ．）１１：
ＣＰＵ１０と共にシーケンスプログラムを分担して実行
する。ＢＰ１１はシーケンス命令の中のビット論理演算
を実行する。

【００２５】後述するが、ＣＰＵ１０が本発明の第１，
第２，第３記憶制御手段として動作する。

【００２６】システムメモリ１２：ＣＰＵ１０が実行す
る各種制御処理内容を規定したプログラムを格納する。 図３，図４のシーケンスプログラム実行用のシステムプ
ログラムもこのメモリに格納されている。

【００２７】ワークメモリ１３：ＣＰＵ１０の演算に用
いるデータを一時記憶する。ワークメモリ１３が本発明
の第２記憶手段として動作する。

【００２８】ユーザプログラムメモリ１４：プログラミ
ング装置においてユーザにより作成されたシーケンスプ
ログラムを保存記憶する。ユーザプログラムメモリ１４
が本発明の第１記憶手段として動作する。

【００２９】データメモリ１５：入出力ユニットを介し
て制御対象の電子機器と授受する情報信号を一時記憶す
る。入力の情報信号がシーケンスプログラムの演算対象
となる。

【００３０】入出力（Ｉ／Ｏ）インタフェース１６，１
７：接続の機器とＣＰＵ１０との間の情報転送を行う。

【００３１】このような回路構成におけるテストランの
動作説明を図３，図４のフローチャートを参照して説明
する。

【００３２】図３はテストランモードがプログラミング
装置から指定された場合に、ＣＰＵ１０が実行する制御
処理手順を示す。図４はシーケンスプログラムを実行す
るためのＣＰＵ１０の制御処理手順を示す。

【００３３】テストランのために、ユーザプログラムメ
モリ１４にはシステム運転時に用いるシーケンスプログ
ラムが格納されているものとする。また、テストランの
対象を図５，図６に示す４回路〜５回路とする。

【００３４】プログラミング装置を介してオペレータか
らテストラン用にシーケンスプログラムの範囲指定が従
来通りなされると、ＣＰＵ１０は図３の制御手順を開始
する。

【００３５】すなわち、ＣＰＵ１０は、プログラミング
装置から入力された範囲（指定）情報をワークメモリ１
３に一時記憶する（図３のステップＳ２００）。

【００３６】次に、ＣＰＵ１０は、範囲情報の示す次の
回路（本例において、図６の６回路目）の先頭のシーケ
ンス命令が格納されたアドレスを上記範囲情報に基づき
算出する。ＣＰＵ１０はこの算出したアドレスを読出し
アドレスに設定し、ユーザプログラムメモリ１４から退
避すべきシーケンス命令を読出す。続いて、ＣＰＵ１０
は読出したシーケンス命令と、その読出しアドレスと同
じアドレス値とをワークメモリ１３の専用領域に退避記
憶させる（図３のステップＳ２０１）。

【００３７】このとき、ワークメモリ１３が本発明の第
２記憶手段として動作し、ＣＰＵ１０が第１記憶制御手
段として動作する。

【００３８】ＣＰＵ１０は、次に、ユーザプログラムメ
モリ１４の読出しアドレスを書き込みアドレスに設定し
、このアドレスに終了命令を書き込む（記憶する）。 このときのＣＰＵ１０が本発明の第２記憶制御手段とし
て動作する（図３のステップＳ２０２）。

【００３９】ＣＰＵ１０はプログラミング装置からシー
ケンスプログラムの起動の指示を受けて、シーケンスプ
ログラムの範囲指定された部分シーケンスプログラムを
実行する（ステップＳ２０４）。

【００４０】シーケンスプログラムを起動し、実行する
ための詳細な制御手順については後述するが、テストラ
ン用の部分プログラムの実行手順もシステム運転時のシ
ーケンスプログラムの実行手順も図４の制御手順を共通
的に用いる。

【００４１】部分シーケンスプログラムの実行終了後、
ＣＰＵ１０はワークメモリ１３に退避したシーケンス命
令および格納アドレス情報を読出す。続いて、ＣＰＵ１
０はこのアドレス情報に基づき、書き込みアドレスを設
定して、シーケンス命令をユーザプログラムメモリ１４
の退避前のアドレス位置に書き込む。この結果、シーケ
ンスプログラムはテストラン実行前のプログラムと同一
の内容に復原され、これまで格納されていた終了命令は
消去される。

【００４２】次に、シーケンス命令を実行するための制
御手順について図４により説明する。

【００４３】図３のステップＳ２０４に手順が移行する
と、ＣＰＵ１０は図４の制御手順をサブルーチン的に実
行する。すなわち、ＣＰＵ１０はワークメモリ１３の中
の専用領域に格納されているプログラム開始位置情報を
読出し、ユーザプログラムメモリ１４に対する読出開始
アドレスを設定する（図４のステップＳ３０１）。

【００４４】なお、プログラム開始位置情報は部分シー
ケンスプログラムの実行時はオペレータにより入力の範
囲情報がワークメモリ１３に格納され、システム運転時
は、ＣＰＵ１０の初期化処理によりユーザプログラムメ
モリ１４の先頭アドレスがワークメモリ１３に格納され
る。

【００４５】ＣＰＵ１０はユーザプログラムメモリ１４
の設定された読出しアドレスからシーケンス命令を読出
した後、読出しのシーケンス命令が終了命令であるか否
かの判定を行う（図４のステップＳ３０２→Ｓ３０３）
。読出しのシーケンス命令が終了命令でないときは、読
出しのシーケンス命令を演算実行する（図４のステップ
Ｓ３０４）。

【００４６】より具体的には読出しのシーケンス命令の
種類識別を行った後、識別した種類に対応した情報処理
を行う。たとえば、接点命令と呼ばれるシーケンス命令
についての情報処理は接点命令が指定するデータメモリ
１５上の特定アドレスに、特定値を書き込む処理となる
。

【００４７】シーケンス命令の演算実行後は現在の読出
しアドレスを“１”だけ更新し、次のシーケンスプログ
ラム命令を読出す（図４のステップＳ３０５→Ｓ３０４
）。

【００４８】以下、上述の手順を繰り返し実行して行く
と、通常のシーケンスプログラムおよびテストラン時の
シーケンスプログラムの両方ともプログラム終了位置を
示す終了命令が読出される。この命令を図４のステップ
Ｓ３０３の判定処理で検出するとＣＰＵ１０は図４の制
御手順を終了し、シーケンスプログラムの実行前に行っ
ていた手順に復帰する。

【００４９】以上、説明したように、本実施例ではテス
トランのように部分的にシーケンスプログラムを実行す
るときもシステム運転時のようにシーケンスプログラム
全体を実行するときも同一のシステム制御プログラムに
従ってシーケンス命令を演算処理するので、１つのシー
ケンス命令の実行時間も同一となる。

【００５０】本実施例の他に次の例が挙げられる。

【００５１】１）本実施例では部分シーケンスプログラ
ムの範囲指定と起動を別々に行っているか、起動命令の
中に範囲情報を含ませてもよい。

【００５２】２）部分シーケンスプログラムの範囲指定
方法には、本実施例のようにシーケンスプログラムの回
路の指定を行う方法や、プログラミング装置の表示画面
上で先頭および後尾のシーケンス命令自体をカーソル指
定する方法およびユーザプログラムメモリ１４のアドレ
ス範囲をプログラミング装置のキーボードから数値入力
する方法が考えられる。

【００５３】

【発明の効果】以上、説明したように、本発明によれば
、テストラン時に実行する部分的なシーケンスプログラ
ムもシステム運転時に実行するシーケンスプログラムに
ついても同一の処理時間でシーケンス命令を実行するこ
とができる。このため、制御対象機器の制御動作に時間
的な要因が加わる場合でも部分的なテストランを実行す
ることができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明実施例の基本構成を示すブロック図であ
る。

【図２】本発明実施例の具体的な回路構成を示すブロッ
ク図である。

【図３】図２のＣＰＵ１０が実行する制御処理手順を示
すフローチャートである。

【図４】図２のＣＰＵ１０が実行する制御処理手順を示
すフローチャートである。

【図５】シーケンスプログラムの内容の一例を示す説明
図である。

【図６】ユーザプログラムメモリ１４に格納されたシー
ケンスプログラムの内容を示す説明図である。

【図７】従来のシーケンスプログラムの実行手順を示す
フローチャートである。

【符号の説明】

１０　　ＣＰＵ １１　　Ｂ．Ｐ． １２　　システムメモリ １３　　ワークメモリ １４　　ユーザプログラムメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　第１記憶手段に格納されたシーケンス
   プログラムの中の、予め範囲指定された部分プログラム
   をシーケンス命令単位で順次に読出し、実行することの
   可能なプログラマブルコントローラにおいて、第２記憶
   手段と、前記部分プログラムの実行に先立って、前記第
   １記憶手段における前記部分プログラムの最後尾の次に
   位置するシーケンス命令を前記第２記憶手段に退避記憶
   させる第１記憶制御手段と、当該退避記憶されたシーケ
   ンス命令に代り、前記部分プログラムの実行の終了を指
   示する終了命令を、当該シーケンス命令の前記第１記憶
   手段の格納位置に記憶させる第２記憶制御手段と、前記
   第１記憶手段の終了命令により前記部分プログラムの実
   行が終了した後、前記第２記憶手段に退避記憶されてい
   るシーケンス命令を、退避前の前記第１記憶手段の格納
   位置に復帰記憶させる第３記憶制御手段とを具えたこと
   を特徴とするプログラマブルコントローラ。