JPH05143391A - 仮想記憶方式のコンピユータにおけるメモリトレース方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、複数のプログラムが同一のメモリア
ドレスを共有している場合に、各プログラムの実行動作
を中断することなく、共有メモリに対するアクセス情報
を自動的に抽出保持することを目的とする。 【構成】マルチプログラム１９，２０によりアクセス対
象となる記憶装置１８に共有のページ２１，２２を有す
るもので、各プログラム命令に含まれる仮想アドレスを
記憶装置１８の実アドレスに変換する変換規則と共にメ
モリトレースの有無を示すトレース指定ビット１４をア
ドレス変換テーブル１３に予め記録させ、アドレス変換
装置１２における仮想アドレス変換処理の際に、その変
換規則に対応するトレース指定ビット１４に“１”がセ
ットされていた場合には、割込み制御装置１５によりト
レースルーチン１６を起動させ、現プログラム命令の実
行と共にそのメモリアクセスのトレース処理が行なわれ
るようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、仮想記憶方式のコンピ
ュータにおけるメモリトレース方法に関する。

【０００２】

【従来の技術】一般に、コンピュータにおいて動作異常
が発生した際に、その異常動作の原因を究明するには、
例えば動作異常発生時点までのプログラム実行状況を振
返って調査し、実際にどの時点で誤った処理が行なわれ
たかを確認することが考えられる。従来、コンピュータ
の動作中に、予めその動作経歴を保存しておく１手段と
して、メモリトレース機能が上げられる。

【０００３】このメモリトレース機能では、コンピュー
タの処理プログラムが、どの時点で、どのメモリアドレ
スに対し、何をしたか等のメモリ操作情報が抽出保持さ
れるもので、仮想記憶方式のコンピュータにおけるメモ
リトレース手段としては、従来、例えば次の４つの手段
が考えられていた。

【０００４】すなわち、まず第１に、プログラムの意味
を逐一解析することにより、その動作の全てをトレース
する方法、第２に、ソースプログラムから目的とするプ
ログラムを作成する仮定でコンパイラから得られる情報
に基づき、どの時点でどのアドレスにアクセスされたか
をトレースする方法、第３に、実行プログラムを所定の
長さで区切りながら、そのそれぞれのプログラム実行に
伴う特定アドレスにおけるメモリ情報の変化を監視して
トレースする方法、第４に、予めトレースしたい特定の
メモリアドレスをレジスタに保持させ、プログラム実行
時においてアクセスされるメモリアドレスが上記特定の
メモリアドレスと一致した場合に、そのアクセス情報を
トレースする方法が有る。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来のメモリトレース手段では、１つのプログラムが他の
プログラムから影響を受けない状態でアクセスされるメ
モリのトレースを行なう場合には有効であるが、複数の
プログラムがページまたはセグメントを共有してその各
々から読書きが行なわれる場合に、該複数のプログラム
を実行させながらその共有アドレスのみに対して自動的
にメモリトレースを行なうのは困難である。

【０００６】本発明は、上記課題に鑑みなされたもの
で、複数のプログラムが同一のメモリアドレスを共有し
ている場合に、各プログラムの実行動作を中断すること
なく、共有メモリに対するアクセス情報を自動的に抽出
保持することが可能になる仮想記憶方式のコンピュータ
におけるメモリトレース方法を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】すなわち、本発明に係わ
る仮想記憶方式のコンピュータにおけるメモリトレース
方法は、複数プログラムのプログラム実行手段と、この
複数プログラムの実行に伴いアクセス対象となる共有メ
モリと、仮想アドレスを上記共有メモリの実アドレスに
変換するための変換規則が記録されると共に、各仮想ア
ドレスの変換規則に対応してメモリトレースの有無を示
すトレース指定ビットを予め設定したアドレス変換テー
ブルと、上記複数プログラムの実行命令に含まれる仮想
アドレスを上記アドレス変換テーブルに記録されるアド
レス変換規則に基づき実アドレスに変換すると共に、該
アドレス変換規則に対応するトレース指定ビットに基づ
きメモリトレースの有無を判断するアドレス変換手段
と、メモリアクセスの履歴情報を抽出保持するためのメ
モリトレース手段と、上記アドレス変換手段により得ら
れた実アドレスに対応してメモリトレース有りと判断さ
れた場合に、その実アドレスに対応する共有メモリに対
して上記メモリトレース手段を起動させるトレース割込
み制御手段とを備えてなるものである。

【０００８】

【作用】つまり、各プログラム命令に含まれる仮想アド
レスを共有メモリの実アドレスに変換する変換規則と共
に、メモリトレースの有無を示すトレース指定ビットを
アドレス変換テーブルに予め記録させ、アドレス変換手
段における仮想アドレス変換処理の際に、その変換規則
に対応するトレース指定ビットに“トレース有り”の情
報が設定されていた場合には、割込み制御手段によりメ
モリトレース手段を起動させることで、現プログラム命
令の実行と共にそのメモリアクセスのトレース処理が行
なわれるようになる。

【０００９】

【実施例】以下図面により本発明の一実施例について説
明する。

【００１０】図１は仮想記憶方式のコンピュータにおけ
るメモリトレース方法を実施したコンピュータシステム
の構成を示すもので、このコンピュータシステムには、
演算準備装置１１が備えられる。

【００１１】この演算準備装置１１は、マルチプログラ
ム１９及び２０からの命令を読込み解読すると共に、こ
の解読された命令に基づき、必要に応じて記憶装置１８
からデータの読込みを行なうもので、この演算準備装置
１１には、アドレス変換装置１２、割込み制御装置１
５、演算装置１７、記憶装置１８が接続される。

【００１２】アドレス変換装置１２は、アドレス変換テ
ーブル１３に予め記録された変換規則に基づき、プログ
ラム命令に含まれる仮想アドレスを実アドレスに変換す
るもので、この場合、アドレス変換テーブル１３には、
各仮想アドレスの変換規則に対応してメモリトレース有
無の指定ビット１４を備えさせ、変換実アドレスに対す
るメモリトレースの有無をアドレス変換装置１２により
判断させる。ここで、アドレス変換テーブル１３におけ
るトレース指定ビット１４は、“１”でメモリトレース
有り、“０”でメモリトレース無しを示している。

【００１３】割込み制御装置１５は、上記アドレス変換
装置１２により仮想アドレスのアドレス変換処理が行な
われた際に、その仮想アドレスの変換規則に対応して予
め記録されるトレース指定ビット１４に基づき、変換実
アドレスに対するメモリトレース有りと判断されると、
割込み制御を開始するもので、この場合、トレース割込
みの原因となったプログラム命令の演算処理が終了した
時点で、そのプログラム１９または２０の識別子が演算
準備装置１１に取込まれ、メモリトレースルーチン１６
が実行される。

【００１４】このメモリトレースルーチン１６は、トレ
ース割込みの発生時間、メモリアクセスを行なったプロ
グラムの識別情報、アクセス対象とされる仮想及び実ア
ドレス、メモリアクセス発生時点でのプログラム実行ア
ドレス等の予め定められたトレース情報の抽出保持を図
るためのプログラムで、このメモリトレースルーチン１
６は、上記割込み制御装置１５における割込み制御によ
り、演算準備装置１１にて実行される。

【００１５】ここで、記憶装置１８におけるページ２
１，２２は、上記マルチプログラム１９及び２０により
共有されるもので、例えば仮想アドレスａに対応する実
アドレスが記憶装置１８におけるページ２１の先頭アド
レス、仮想アドレスｂに対応する実アドレスが記憶装置
１８におけるページ２２の先頭アドレスとすると、例え
ば仮想アドレス「ａ＋off1」でページ２１の先頭アドレ
ス＋１が実アドレスとなり、仮想アドレス「ｂ＋off2」
でページ２２の先頭アドレス＋２が実アドレスとなる。

【００１６】つまり、このように仮想アドレスを実アド
レスに変換すべく変換規則が、各仮想アドレスに対応さ
せてアドレス変換テーブル１３に予め記録されるもの
で、メモリトレースを実施したい実アドレスに対応する
変換規則記録位置にのみ対応してトレース指定ビット１
４に“１”をセットしておくことにより、アドレス変換
処理と共にそのメモリアクセスに対するトレースの有無
が判断されるようになる。

【００１７】この場合、例えば、記憶装置１８における
特定ページ２１に対する仮想アドレスａに対応する変換
規則をａ′、また、特定ページ２２に対する仮想アドレ
スｂに対応する変換規則をｂ′とし、該変換規則ｂ′に
対してトレース指定ビット“１”を設定する。

【００１８】図２は上記コンピュータシステムにおける
アドレス変換処理に伴うメモリトレース処理を示すフロ
ーチャートであり、演算準備装置１１によりマルチプロ
グラム１９または２０何れかの命令が読込まれると、そ
の読込み命令において記憶装置１８とのアクセスが必要
であるか否かが判断される（ステップＳ１）。

【００１９】このステップＳ１において「ＹＥＳ」、つ
まり、メモリアクセス命令有りと判断されると、その仮
想アドレスに基づく記憶装置１８の実アドレスが、アド
レス変換装置１２においてアドレス変換テーブル１３を
用いて求められる（ステップＳ２）。

【００２０】この際、アドレス変換装置１２では、アド
レス変換テーブル１３の利用変換規則に対応して予め記
録されているトレース指定ビット１４を読込み、メモリ
トレース有りまたは無しを判断するもので、このトレー
ス指定ビット１４に“１”がセットされいた場合には、
メモリトレース有りと判断され、割込み制御装置１５に
対してトレース割込みの発生が通知される（ステップＳ
４）。この場合、上記ステップＳ３におけるメモリトレ
ース有無の判断には拘らず、演算装置１７における演算
処理は継続して実行される（ステップＳ５）。

【００２１】そして、上記ステップＳ４おいて、上記割
込み制御装置１５にトレース割込みの発生が通知される
と、該割込み制御装置１５により、演算準備装置１１を
通して現実行プログラムのコンテキスト（処理情報）が
図示しないレジスタ等に保存されると共に、トレースル
ーチン１６が起動されて所定のメモリトレース処理が実
行されるようになる（ステップＳ６，Ｓ７）。

【００２２】すなわち、例えばプログラム１９のアドレ
スｉにおける命令「LD ａ＋off1r1」（仮想アドレスａ
＋off1のレジスタr1への読込み命令）が演算準備装置１
１に読込まれると、仮想アドレス「ａ＋off1」に対する
メモリアクセス有りと判断され、アドレス変換装置１２
によりアドレス変換テーブル１３の変換規則ａ′に基づ
く記憶装置１８の実アドレス、この場合、ページ２１の
先頭アドレス＋１が求められる（ステップＳ１，Ｓ
２）。

【００２３】ここで、上記アドレス変換テーブル１３の
利用変換規則ａ′に対応するトレース指定ビット１４が
“０”であること、つまり、上記アドレス変換装置１２
にて得られた記憶装置１８の実アドレスに対するメモリ
トレースの必要無しと判断されると、そのメモリトレー
ス処理は実行されず、上記演算準備装置１１への読込み
命令「LD ａ＋off1 r1」に基づくデータ読込み処理及
び演算処理がそのまま実行される（ステップＳ３→Ｓ
５）。

【００２４】また、例えばプログラム１９のアドレスｊ
における命令「LDｂ＋off2 r2」（仮想アドレスｂ＋of
f2のレジスタr2への読込み命令）が演算準備装置１１に
読込まれると、仮想アドレス「ｂ＋off2」に対するメモ
リアクセス有りと判断され、アドレス変換装置１２によ
りアドレス変換テーブル１３の変換規則ｂ′に基づく記
憶装置１８の実アドレス、この場合、ページ２２の先頭
アドレス＋２が求められる（ステップＳ１，Ｓ２）。

【００２５】ここで、上記アドレス変換テーブル１３の
利用変換規則ｂ′に対応するトレース指定ビット１４が
“１”であること、つまり、上記アドレス変換装置１２
にて得られた記憶装置１８の実アドレスに対するメモリ
トレースの必要有りと判断されると、割込み制御装置１
５にトレース割込みの発生が通知され、上記プログラム
命令「LD ｂ＋off2 r2」に基づくデータ読込み処理及
び演算処理の後に、現実行プログラムのコンテキスト
（処理情報）が保存され、トレースルーチン１６が起動
される（ステップＳ３〜Ｓ７）。

【００２６】すると、上記トレース割込みの発生時間、
メモリアクセスを行なったプログラム１９の識別情報、
アクセス対象アドレス「ｂ＋off2」、メモリアクセス発
生時点でのプログラム実行アドレスｊ等、メモリアクセ
スの履歴情報がトレース情報として抽出保持されるよう
になる。

【００２７】一方、例えばプログラム２０のアドレスｋ
における命令「LDｂ＋off3 r1」（仮想アドレスｂ＋of
f3のレジスタr1への読込み命令）が演算準備装置１１に
読込まれると、仮想アドレス「ｂ＋off3」に対するメモ
リアクセス有りと判断され、アドレス変換装置１２によ
りアドレス変換テーブル１３の変換規則ｂ′に基づく記
憶装置１８の実アドレス、この場合、ページ２２の先頭
アドレス＋３が求められる（ステップＳ１，Ｓ２）。

【００２８】ここで、上記アドレス変換テーブル１３の
利用変換規則ｂ′に対応するトレース指定ビット１４が
“１”であること、つまり、上記アドレス変換装置１２
にて得られた記憶装置１８の実アドレスに対するメモリ
トレースの必要有りと判断されると、割込み制御装置１
５にトレース割込みの発生が通知され、上記プログラム
命令「LD ｂ＋off3 r1」に基づくデータ読込み処理及
び演算処理の後に、現実行プログラムのコンテキスト
（処理情報）が保存され、トレースルーチン１６が起動
される（ステップＳ３〜Ｓ７）。

【００２９】すると、上記トレース割込みの発生時間、
メモリアクセスを行なったプログラム２０の識別情報、
アクセス対象アドレス「ｂ＋off3」、メモリアクセス発
生時点でのプログラム実行アドレスｋ等、メモリアクセ
スの履歴情報がトレース情報として抽出保持されるよう
になる。

【００３０】また、例えばプログラム２０のアドレスＩ
における命令「LDａ＋off4 r2」（仮想アドレスａ＋of
f4のレジスタr2への読込み命令）が演算準備装置１１に
読込まれると、仮想アドレス「ａ＋off4」に対するメモ
リアクセス有りと判断され、アドレス変換装置１２によ
りアドレス変換テーブル１３の変換規則ａ′に基づく記
憶装置１８の実アドレス、この場合、ページ２１の先頭
アドレス＋４が求められる（ステップＳ１，Ｓ２）。

【００３１】ここで、上記アドレス変換テーブル１３の
利用変換規則ａ′に対応するトレース指定ビット１４が
“０”であること、つまり、上記アドレス変換装置１２
にて得られた記憶装置１８の実アドレスに対するメモリ
トレースの必要無しと判断されると、そのメモリトレー
ス処理は実行されず、上記演算準備装置１１への読込み
命令「LD ａ＋off4 r2」に基づくデータ読込み処理及
び演算処理がそのまま実行される（ステップＳ３→Ｓ
５）。

【００３２】したがって、上記構成のコンピュータシス
テムでは、マルチプログラム１９，２０によりアクセス
対象となる記憶装置１８に共有のページ２１，２２を有
するもので、各プログラム命令に含まれる仮想アドレス
を記憶装置１８の実アドレスに変換する変換規則と共に
メモリトレースの有無を示すトレース指定ビット１４を
アドレス変換テーブル１３に予め記録させ、アドレス変
換装置１２における仮想アドレス変換処理の際に、その
変換規則に対応するトレース指定ビット１４に“１”が
セットされていた場合には、割込み制御装置１５により
トレースルーチン１６を起動させ、現プログラム命令の
実行と共にそのメモリアクセスのトレース処理が行なわ
れるようにしたので、マルチプログラム１９及び２０が
共有する特定のページ２２に対するメモリトレース処理
を、該マルチプログラム１９，２０を実行させながら、
自動的に行なうことができる。

【００３３】

【発明の効果】以上のように本発明によれば、仮想記憶
方式のコンピュータにおいて、複数プログラムのプログ
ラム実行手段と、この複数プログラムの実行に伴いアク
セス対象となる共有メモリと、仮想アドレスを上記共有
メモリの実アドレスに変換するための変換規則が記録さ
れると共に、各仮想アドレスの変換規則に対応してメモ
リトレースの有無を示すトレース指定ビットを予め設定
したアドレス変換テーブルと、上記複数プログラムの実
行命令に含まれる仮想アドレスを上記アドレス変換テー
ブルに記録されるアドレス変換規則に基づき実アドレス
に変換すると共に、該アドレス変換規則に対応するトレ
ース指定ビットに基づきメモリトレースの有無を判断す
るアドレス変換手段と、メモリアクセスの履歴情報を抽
出保持するためのメモリトレース手段と、上記アドレス
変換手段により得られた実アドレスに対応してメモリト
レース有りと判断された場合に、その実アドレスに対応
する共有メモリに対して上記メモリトレース手段を起動
させるトレース割込み制御手段とを備えてなるので、複
数のプログラムが同一のメモリアドレスを共有している
場合に、各プログラムの実行動作を中断することなく、
共有メモリに対するアクセス情報を自動的に抽出保持す
ることが可能になる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる仮想記憶方式のコン
ピュータにおけるメモリトレース方法を実施したコンピ
ュータシステムの構成を示すブロック図。

【図２】上記コンピュータシステムにおけるアドレス変
換処理に伴うメモリトレース処理を示すフローチャー
ト。

【符号の説明】

１１…演算準備装置、１２…アドレス変換装置、１３…
アドレス変換テーブル、１４…トレース指定ビット、１
５…割込み制御装置、１６…トレースルーチン、１７…
演算装置、１８…記憶装置、１９，２０…マルチプログ
ラム、２１，２２…共有ページメモリ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 仮想記憶方式のコンピュータにおいて、 複数プログラムのプログラム実行手段と、 この複数プログラムの実行に伴いアクセス対象となる共
   有メモリと、 仮想アドレスを上記共有メモリの実アドレスに変換する
   ための変換規則が記録されると共に、各仮想アドレスの
   変換規則に対応してメモリトレースの有無を示すトレー
   ス指定ビットを予め設定したアドレス変換テーブルと、 上記複数プログラムの実行命令に含まれる仮想アドレス
   を上記アドレス変換テーブルに記録されるアドレス変換
   規則に基づき実アドレスに変換すると共に、該アドレス
   変換規則に対応するトレース指定ビットに基づきメモリ
   トレースの有無を判断するアドレス変換手段と、 メモリアクセスの履歴情報を抽出保持するためのメモリ
   トレース手段と、 上記アドレス変換手段により得られた実アドレスに対応
   してメモリトレース有りと判断された場合に、その実ア
   ドレスに対応する共有メモリに対して上記メモリトレー
   ス手段を起動させるトレース割込み制御手段とを具備し
   たことを特徴とする仮想記憶方式のコンピュータにおけ
   るメモリトレース方法。