JPH0113142B2 - - Google Patents

Info

Publication number
JPH0113142B2
JPH0113142B2 JP1569284A JP1569284A JPH0113142B2 JP H0113142 B2 JPH0113142 B2 JP H0113142B2 JP 1569284 A JP1569284 A JP 1569284A JP 1569284 A JP1569284 A JP 1569284A JP H0113142 B2 JPH0113142 B2 JP H0113142B2
Authority
JP
Japan
Prior art keywords
data
processing device
buffer
data processing
sequence control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1569284A
Other languages
English (en)
Other versions
JPS60160466A (ja
Inventor
Toshuki Kano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP1569284A priority Critical patent/JPS60160466A/ja
Publication of JPS60160466A publication Critical patent/JPS60160466A/ja
Publication of JPH0113142B2 publication Critical patent/JPH0113142B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〈技術分野〉 本発明は、複数のデータ処理装置の階層接続か
らなるシーケンス制御装置に関するものである。
高速度のシーケンス制御と、汎用性の高いデー
タ処理が要求される場合、シーケンス制御専用の
高速度のデータ処理装置を下位とし、汎用のデー
タ処理装置を上位とする階層構成のデータ処理装
置が利用される。
シーケンス制御専用の下位のデータ処理装置
は、マイクロ命令によつて記述されたプログラム
に従つて高速度で動作し、上位のデータ処理装置
は、BASIC等の汎用言語で記述されたプログラ
ムに従つて比較的遅い速度で動作する。このよう
なデータ処理装置間でデータの授受を行なう場
合、上位のデータ処理装置は、下位のシーケンス
制御専用のデータ処理装置に於いて高速度で発生
するデータを漏れなく読し取る必要がある。そこ
で、上位のデータ処理装置と下位のシーケンス制
御装置の間にバツフアを設けて、両者の動作速度
の相違を吸収することが行われる。
〈従来例〉 従来の一般的なバツフアは、その操作に比較的
複雑な手順を必要とするので、シーケンス制御装
置が、高速度のシーケンス制御をするものである
場合には、バツフア操作の影響によるシーケンス
制御動作の速度の低下が無視できない。
〈目的〉 本発明の目的は、高速度で動作するシーケンス
制御専用の下位のデータ処理装置と、それよりも
遅い速度で動作する上位のデータ処理装置の間で
データの授受を行うためのバツフアであつて、下
位のデータ処理装置の高速度性をできるだけ損わ
ないようにしたバツフアを有する階層形シーケン
ス制御装置を提供することにある。
〈要点〉 本発明は、 汎用言語で記述されるプログラムで動作するデ
ータ処理装置を上位のデータ処理装置とし、マイ
クロ命令で記述されるプログラムで動作するシー
ケンス制御専用のデータ処理装置を下位のデータ
処理装置とする階層形シーケンス制御装置であつ
て、 上位のデータ処理装置は、 後述する下位のデータ処理装置のウインドウに
データを書込むデータ書込み処理手段と、 後述する下位のデータ処理装置のデータバツフ
アからリードポインタの値に従つてデータを読出
しかつリードポインタの値を更新するデータ読出
し処理手段とを有し、 下位のデータ処理装置は、 データの一時記憶としてのウインドウと、 データバツフアと、 データバツフアのリードポインタと、 データバツフアのライトポインタと、 前記ウインドウに書込まれたデータを前記ライ
トポインタの値に従つて前記データバツフアに書
込むデータ転写処理手段と、 前記リードポインタの値に従つて前記データバ
ツフアのデータを読み出しかつリードポインタの
値を更新するバツフア読出し処理手段と、 前記ライトポインタの値に従つてデータを前記
データバツフアに書込みかつライトポインタの値
を更新するバツフア書込み処理手段とを有する階
層形シーケンス制御装置 によつて上記の目的を達成したものである。
〈実施例〉 以下、実施例に基づいて本発明を詳細に説明す
る。
〈構成〉 第1図に、本発明実施例のハードウエア構成図
を示す。第1図に於いて、MOPCは上位のデー
タ処理装置であつて、これには、表示器CRTと
操作器KEYからなるオペレータ操作装置DISPが
接続される。SQはシーケンス制御専用の下位の
データ処理装置装置であつて、インターフエイス
IFを通じて上位のデータ処理装置MOPCに接続
される。上位のデータ処理装置MOPC及び下位
のシーケンス制御装置SQは、いずれもプロセツ
サとメモリを持つており、メモリに内蔵されたプ
ログラム及びデータに従つて所定の動作をするも
のである。
下位のシーケンス制御装置SQは、上位のデー
タ処理装置MOPCから、シーケンス制御のパラ
メータとなるデータが設定され、この設定された
パラメータによつて定まるシーケンス制御を実行
する。上位のデータ処理装置MOPCは、必要に
応じて、シーケンス制御装置SQを通じて、プロ
セスデータやシーケンス制御のパラメータ等を読
取る。
第2図は、上位のデータ処理装置MOPCと下
位のシーケンス制御装置SQの間のデータ授受に
着目して表現した本発明実施例のソフトウエア構
成図である。第2図に於いて、MWTはデータ書
込み処理プログラム、MRDはデータ読出し処理
プログラムであり、これらは、上位のデータ処理
装置MOPCに設けられるものである。CPYはデ
ータ転写処理プログラム、SWTはバツフア書込
み処理プロクラム、SRDはバツフア読書し処理
プログラム、WDはデータ書込み用のウインド
ウ、BUFはデータバツフア、RPTはデータバツ
フアのリードポインタ、WPTはデータバツフア
のライトポインタであり、これらは下位のシーケ
ンス制御装置SQに設けられる。以下、上記の各
処理プログラムを単に処理という。
データ書込み処理MWTは、シーケンス制御装
置SQに与えるデータをウインドウWDに書込む
ものである。なお、ウインドウWDとは、上位の
データ処理装置MOPCのデータをシーケンス制
御装置SQに与えるときに使用する一時記憶であ
る。データ読出し処理MRDは、データバツフア
BUFのデータを、リードポインタRPTが示すア
ドレスに従つて読み出すものである。リードポイ
ンタRPTの値は、データを1つ読み取すたびに
1つ進められる。これらのデータ書込み、読出し
処理は、オペレータ操作装置DISPを通じてオペ
レータから与えられる要求、または、プログラム
の実行過程で生じた要求に基づいて行なわれる。
データ転写処理CPYは、ウインドウWDのデー
タをデータバツフアBUFに書き移すものである。
データバツフアBUFへの書込みは、ライトポイ
ンタWPTの値に従つて行われる。データを1つ
書込むたびにポインタは1つ進められる。バツフ
ア読出処理SRDは、データバツフアBUFのデー
タを読み出すものである。読出しは、リードポイ
ンタRPTの値に従つて行われ、読出しの度にポ
インタが1つ進められる。バツフア書込み処理
SWTは、シーケンス制御装置から上位のデータ
処理装置MOPCに与えるデータをデータバツフ
アBUFに書込むものである。書込みは、ライト
ポインタWPTの値に従つて行われ、書込みの度
にポインタが1つ進められる。これらの処理は、
マイクロプログラムによつて構成され、シーケン
ス制御用のプログラムの一環として高速度で実行
される。
第3図は、このようなソフトウエア構成を、更
に詳細に示したものである。
〈動作〉 以下第3図によつて本発明実施例の装置の動作
を説明する。
第3図aは、データ処理装置MOPCからシー
ケンス制御装置SQにデータを供給する場合りの
ソフトウエア構成図で、同図bは、シーケンス制
御装置SQからデータ処理装置MOPCにデータを
供給する場合のソフトウエア構成図である。
まず、第3図aによつて、データ処理装置
MOPCからシーケンス制御装置SQにデータを供
給する場合について説明すれば、データ処理装置
MOPCは、データ書込み処理MWTによつて、そ
の判断部で、データ書込み要求の有無を判断し要
求があるときは、そのデータをウインドウWDに
書込む。
シーケンス制御装置SQ側では、データ転写処
理CPYがシーケンス制御装置のフアームウエア
の1つとして高速度で実行されており、その判断
部でウインドウWDにデータがあるかどうかが判
断され、データがあるときは、そのデータがライ
トポインタWPTの値に従つてデータバツフア
BUFに書込まれるとともに、ポインタが1つ進
められる。この処理は、シーケンス制御プログラ
ムの実行に先だつて行われる。
バツフア読出し処理SRDは、その判断部でデ
ータの読出し要求の有無を判断し、要求があると
きは、リードポインタRPTの値に従つて、デー
タバツフアBUFからデータの読出しを行い、か
つポインタを1つ進める。この処理は、シーケン
ス制御の実行後に行われる。
これらのシーケンス制御装置SQ側の処理は、
シーケンス制御動作の一環として、高速度で繰り
返し実行される。これらの処理は、ポインタに従
つて、データバツフアにデータの書込み及び読出
しをそれぞれ行い、かつポインタを更新するとい
う単純な手順で構成されるので、この処理による
シーケンス制御の動作速度の低下は問題にならな
い。
次に第3図bによつて、シーケンス制御装置
SQから上位のデータ処理装置MOPCにデータを
与える場合について説明すれば、シーケンス制御
装置SQは、バツフア書込み処理SWTによつて、
データバツフアBUFにデータの書込みを行う。
すなわち、判断部で書込み要求の有無を判断し、
要求があるときは、ライトポインタWPTの値に
従つてデータバツフアBUFの書込みを行い、か
つポインタを1つ進める。この処理も前記のデー
タ転写処理と同様な簡単な処理である。
データバツフアBUFに書込まれたデータは、
上位のデータ処理装置のデータ読取処理MRDに
よつて読出しが行われる。すなわち、判断部でデ
ータの読出し要求の有無が判断され、要求がある
ときは、リードポインタの値に従つてデータバツ
フアBUFの読出しが行われ、かつポインタの更
新が行われる。
〈効果〉 このように、本発明によれば、高速度で動作す
るシーケンス制御専用の下位のデータ処理装置
と、それよりも遅い速度で動作する上位のデータ
処理装置の間でデータの授受を行うためのバツフ
アであつて、下位のデータ処理装置の高速度性を
できるだけ損わないようにしたバツフアを有する
階層形シーケンス制御装置が実現できる。
【図面の簡単な説明】
第1図は、本発明実施例のハードウエア構成
図、第2図は、本発明実施例のソフトウエア構成
図、第3図は、第2図の詳細図である。 MOPC…上位のデータ処理装置、SQ…下位の
シーケンス制御専用のデータ処理装置、IF…イ
ンターフエイス、DISP…オペレータ操作装置。

Claims (1)

  1. 【特許請求の範囲】 1 汎用言語で記述されるプログラムで動作する
    データ処理装置を上位のデータ処理装置とし、マ
    イクロ命令で記述されるプログラムで動作するシ
    ーケンス制御専用のデータ処理装置を下位のデー
    タ処理装置とする階層形シーケンス制御装置であ
    つて、 上位のデータ処理装置は、 後述する下位のデータ処理装置のウインドウに
    データを書込むデータ書込み処理手段と、 後述する下位のデータ処理装置のデータバツフ
    アからリードポインタの値に従つてデータを読出
    しかつリードポインタの値を更新するデータ読出
    し処理手段とを有し、 下位のデータ処理装置は、 データの一時記憶としてのウインドウと、 データバツフアと、 データバツフアのリードポインタと、 データバツフアのライトポインタと、 前記ウインドウに書込まれたデータを前記ライ
    トポインタの値に従つて前記データバツフアに書
    込むデータ転写処理手段と、 前記リードポインタの値に従つて前記データバ
    ツフアのデータを読出しかつリードポインタの値
    を更新するバツフア読出し処理手段と、 前記ライトポインタの値に従つてデータを前記
    データバツフアに書込みかつライトポインタの値
    を更新するバツフア書込み処理手段とを有する階
    層形シーケンス制御装置。
JP1569284A 1984-01-31 1984-01-31 階層形シ−ケンス制御装置 Granted JPS60160466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1569284A JPS60160466A (ja) 1984-01-31 1984-01-31 階層形シ−ケンス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1569284A JPS60160466A (ja) 1984-01-31 1984-01-31 階層形シ−ケンス制御装置

Publications (2)

Publication Number Publication Date
JPS60160466A JPS60160466A (ja) 1985-08-22
JPH0113142B2 true JPH0113142B2 (ja) 1989-03-03

Family

ID=11895812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1569284A Granted JPS60160466A (ja) 1984-01-31 1984-01-31 階層形シ−ケンス制御装置

Country Status (1)

Country Link
JP (1) JPS60160466A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961070B2 (ja) * 2000-07-11 2012-06-27 サトーホールディングス株式会社 ポータブルプリンタ

Also Published As

Publication number Publication date
JPS60160466A (ja) 1985-08-22

Similar Documents

Publication Publication Date Title
JPH0113571B2 (ja)
JPH0934789A (ja) 情報処理装置
JPH0113142B2 (ja)
JPS6319058A (ja) メモリ装置
JP3130798B2 (ja) バス転送装置
JP2540959B2 (ja) 情報処理装置
JPS6148741B2 (ja)
JP2501393B2 (ja) 直接メモリアクセス装置
JPS59177660A (ja) 電子計算機における診断結果のロギング方式
JPH0667982A (ja) アドレス変換方式
JPS6010368A (ja) アドレス変換バツフア制御方式
JPS6125168B2 (ja)
JPH0157374B2 (ja)
JP2964504B2 (ja) 文書処理装置
JPS6259816B2 (ja)
JPS63187339A (ja) 情報処理装置
JPS6212555B2 (ja)
JPH03168845A (ja) 命令実行制御方式
JPH02242445A (ja) 情報処理装置のデバッグ機構
JPH05181610A (ja) 磁気ディスク装置制御方式
JPS6146854B2 (ja)
JPS59176848A (ja) 先行制御方式
JPS61101864A (ja) プログラム制御方式
JPH02253358A (ja) キャッシュメモリ
JPH04342011A (ja) 非同期入出力制御方式