JPH02242445A - 情報処理装置のデバッグ機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデバッグ機構に関し、特に分岐命令のアドレス
と分岐先アドレスとを各々対応させて記録する分岐ヒス
トリテーブルを具備する情報処理装置のデバッグ機構に
関する。

従来技術 従来、この種のデバッグ機構においては、デバッグ動作
を行うだめのブレークポイントでファームウェアなどに
割込み、その割込み処理ルーチン内において、ファーム
ウェアにより割込み要因などの判定を行っていた。

このような従来のデバッグ機構では、割込み処理ルーチ
ン内においてファームウェアにより割込み要因などの判
定を行っていたので、割込み要因分析のために多大なフ
ァームウェアステップが費やされ、デバッグ機能を実現
する上でのオーバヘッドが増加するという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ファームウェアステップの増加によるオ
ーバヘッドを除去することができ、フレキシブルなデバ
ッグ機能を実現することができるデバッグ機構の提供を
目的とする。

発明の構成 本発明によるデバッグ機構は、分岐命令のアドレスと分
岐先アドレスとを各々対応させて記録する記録手段を含
む情報処理装置のデバッグ機構であって、要因別のデバ
ッグ処理のデバッグアドレスを格納する格納手段と、予
め設定された所定アドレスと、前記所定アドレスに対応
して設定された前記格納手段のレジスタアドレスとを前
記記録手段に書込む書込み手段と、命令の先取りアドレ
スと前記所定アドレスとの一致を検出する検出手段と、
前記検出手段により一致が検出されたとき、前記レジス
タアドレスにより前記格納手段から読出された前記デバ
ッグアドレスにより前記デバッグ処理を行う手段とを有
することを特徴とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、命令カウンタ（ＩＣＲ）１の内容は命
令を取出すときにセレクタ９によって選択され、メモリ
制御部］０に送出される。

命令カウンタ］からのアドレスでメモリ制御部１０によ
って読出された命令語は、命令レジスタ（ＩＲ）１１に
セットされて命令処理が行われる。

ここで、リクエストの送出とともに、命令カウンタ１の
内容に「１」が加算されて更新される。

このとき同時に、命令カウンタ］の内容がセレクタ５で
選択され、分岐ヒストリテーブル（Ｂ　ＩＴ）３に供給
される。

分岐ヒストリテーブル３ａには命令アドレスが登録され
、分岐ヒストリテーブル３ｂには分岐先アドレスが登録
されており、セレクタ５からのアドレスにより分岐ヒス
トリテーブル３ａから読出された命令“アドレスが比較
器６によってセレクタ５からのアドレスと比較される。

比較器６によって分岐ヒストリテーブル３に命令カウン
タ］からのアドレスに対応するエントリが存在すること
が検出されると、その命令の分岐先アドレスが分岐ヒス
トリテーブル３ｂから続出されてリードデータレジスタ
（ＲＤＲ）４ｂにセットされる。

リートデータレジスタ４ｂからの出力はセレクタ９で選
択されてメモリ制御部］０に送出され、リクエストアド
レスとして使用される。

命令レジスター１にセットされた命令語は命令デコーダ
１２でデコードされ、命令処理のためのマイクロプログ
ラムアドレスとしてセレクタ１３に送出される。

セレクタ１３は命令デコーダ１２からのマイクロプログ
ラムアドレスを選択し、このマイクロプログラムアドレ
スを図示せぬマイクロプログラム制御部に送出する。マ
イクロプログラム制御部でほこのマイクロプロクラムア
ドレスにより命令処理が実行される。

デパック処理を行うためのブレークポイントを設定する
場合、ライトデータレジスタ（ＷＤＲ）２ａにブレーク
ポイントの命令アドレスがセットされ、ライトデータレ
ジスタ２ｂにデバッグ処理ルーチンに分岐するだめの分
岐先アドレス、あるいは該命令アドレスの命令が分岐命
令てないときには該命令アドレス＋１がセットされ、ラ
イトデタレジスタ２ｃにマイクロアドレスレジスタファ
イル（ＭＡＲＦ）（以下ファイルとする）７のレジスタ
番号かセットされる。ここで、ライトデタレジスタ２Ｃ
にセットされるレジスタ番号は、デバッグ機能を識別す
るのに用いられる。

ライトデータレジスタ２に設定された内容は、セレクタ
５を介して分岐ヒストリテーブル３に供給されるライト
データレジスタ２ａの命令アドレスにより分岐ヒストリ
テーブル３に格納される。

すなわち、ライトデータレジスタ２ａの命令アドレスが
分岐ヒストリテーブル３ａに格納され、ライトデータレ
ジスタ２ｂの分岐先アドレスか分岐ヒストリテーブル３
ｂに格納され、ライ］・ブタレジスタ２ｃのレジスタ番
号が分岐ヒストリテブル３ｃに格納される。

命令取出し時に、比較器６てブレークポイントが検出さ
れると、分岐先アドレスが分岐ヒストリテーブル３ｂか
ら読出されてリードデータレジスタ４ｂにセットされ、
レジスタ番号が分岐ヒストリテーブル３Ｃから読出され
てリードデータレジスタ４ｃにセットされる。

リードデータレジスタ４Ｃにセットされたレジスタ番号
は、ファイル７のインデックスとなり、該レジスタ番号
によりファイル７から読出されたデバッグ用のマイクロ
アドレスはマイクロアドレスリードレジスタ（ＭＡＲＲ
）８にセットされる。

ここで、ファイル７には割込み要因に各々対応するデバ
ッグ用のマイクロアドレスが予めセットされている。

比較器６でブレークポイントが検出されることにより、
セレクタ９ではリードデータレジスタ４ｂの出力が選択
され、セレクタ１３ではマイクロアドレスリードレジス
タ８の出力が選択される。

これにより、メモリ制御部］０にはセレクタ９を介して
リードデータレジスタ４ｂからの分岐アドレスが入力さ
れ、デバッグ処理ルーチンが実行される。

また、マイクロアドレスリードレジスタ８からのデバッ
グ用のマイクロアドレスはセレクタ１３を介してマイク
ロプログラム制御部に送出され、分岐ヒストリテーブル
３に格納されたブレークポイントの命令アドレスに対応
するデバッグ処理が実行される。

第２図は第１図のファイル７の構成を示す図である。図
において、ファイル７のレジスタ番号′０゛には［処理
Ａのマイクロアドレス」が、レジスタ番号′１°　には
「処理Ｂのマイクロアドレス」が、レジスタ番号゛２′
には「処理Ｃのマイクロアドレス」が、レジスタ番号゛
ｏ゛　には「処理Ｎのマイクロアドレス」が夫々格納さ
れている。

これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。

デバッグ処理を行うためのブレークポイントの設定時に
、ライトデータレジスタ２ｃにレジスタ番号゛２′がセ
ットされたとすると、まずライトデータレジスタ２Ｃの
レジスタ番号′２°が分岐ヒストリテーブル３Ｃに格納
される。

命令取出し時に比較器６でブレークポイントが検出され
ることにより、分岐ヒストリテーブル３ｂから読出され
た分岐先アドレスがリードデータレジスタ４ｂにセット
され、分岐ヒストリテーブル３ｃから読出されたレジス
タ番号゛２′かり一ドデータレジスタ４ｃにセットされ
る。

リードデータレジスタ４ｃにセットされたレジスタ番号
゛２′によりファイル７がアクセスされると、ファイル
７から［処理Ｃのマイクロアドレス」が読出されてマイ
クロアドレスリードレジスタ８にセットされる。

比較器６でブレークポイントが検出されることにより、
セレクタ９ではリードデータレジスタ４ｂの出力が選択
されてメモリ制御部１０に送出され、メモリ制御部１０
ではデバッグ処理ルーチンが実行される。

また、セレクタ１３ではマイクロアドレスリードレジス
タ８の出力が選択され、マイクロアドレスリードレジス
タ８からの「処理Ｃのマイクロアドレス」がマイクロプ
ログラム制御部に送出される。

これにより、マイクロプログラム制御部では「処理Ｃの
マイクロアドレス」によりデバッグ処理が実行され、分
岐ヒストリテーブル３に格納されたブレークポイントの
命令アドレスに対応するデバッグ処理が実行される。

このように、デバッグ処理のブレークポイントの命令ア
ドレスを分岐ヒストリテーブル３に設定するとともに、
該命令アドレスに対応して、すなわち割込み要因に応じ
てファイル７に保持されたデバッグ用のマイクロアドレ
スを読出すためのレジスタ番号を分岐ヒストリテーブル
３に設定し、該ブレークポイントが比較器６で検出され
たときに、分岐ヒストリテーブル３に設定されたレジス
タ番号によりファイル７から読出されたデバッグ用のマ
イクロアドレスをマイクロプログラム制御部に供給して
デバッグ処理を実行するようにすることによって、従来
のファームウェアによる割込み要因などの判定を行うこ
となく、割込み要因に応じたデバッグ処理を行うことが
できる。

よって、ファームウェアのステップ数を削減できるので
、ファームウェアステップの増加によるオーバヘッドを
除去することができ、フレキシブルなデバッグ機能を実
現することができる。

発明の詳細 な説明したように本発明によれば、分岐ヒストリテーブ
ルを利用してブレークポイントと、このブレークポイン
トに対応するデバッグアドレスを格納する格納手段のレ
ジスタアドレスとを設定し、該ブレークポイントが検出
されたときに、分岐ヒストリテーブルのレジスタアドレ
スによって格納手段から読出されたデバッグアドレスに
より割込み要因に応じたデバッグ処理を行うようにする
ことによって、ファームウェアステップの増加によるオ
ーバヘッドを除去することができ、フレキシブルなデバ
ッグ機能を実現することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１−図のマイクロアドレスレジス１］ ファイルの構成を示す図である。 主要部分の符号の説明 １・・・・命令カウンタ ３・・・・・分岐ヒストリテーブル ５．９．１３・・・・セレクタ ６・・・・・・比較器 ７・・・・・マイクロアドレス レジスタファイル １０・・・・・メモリ制御部 １１・・・・・・命令レジスタ １２・・・・・・命令デコーダ

Claims (1)

【特許請求の範囲】
1. （１）分岐命令のアドレスと分岐先アドレスとを各々対
   応させて記録する記録手段を含む情報処理装置のデバッ
   グ機構であって、要因別のデバッグ処理のデバッグアド
   レスを格納する格納手段と、予め設定された所定アドレ
   スと、前記所定アドレスに対応して設定された前記格納
   手段のレジスタアドレスとを前記記録手段に書込む書込
   み手段と、命令の先取りアドレスと前記所定アドレスと
   の一致を検出する検出手段と、前記検出手段により一致
   が検出されたとき、前記レジスタアドレスにより前記格
   納手段から読出された前記デバッグアドレスにより前記
   デバッグ処理を行う手段とを有することを特徴とするデ
   バッグ機構。