KR910006841A - 마이크로프로그램 제어를 기초로한 데이타 처리장치 - Google Patents

마이크로프로그램 제어를 기초로한 데이타 처리장치 Download PDF

Info

Publication number
KR910006841A
KR910006841A KR1019900014805A KR900014805A KR910006841A KR 910006841 A KR910006841 A KR 910006841A KR 1019900014805 A KR1019900014805 A KR 1019900014805A KR 900014805 A KR900014805 A KR 900014805A KR 910006841 A KR910006841 A KR 910006841A
Authority
KR
South Korea
Prior art keywords
address
memory
memory area
micro
data
Prior art date
Application number
KR1019900014805A
Other languages
English (en)
Other versions
KR930005767B1 (ko
Inventor
요시아끼 사까
도시하루 오시마
Original Assignee
세끼사와 요시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼가이샤 filed Critical 세끼사와 요시
Publication of KR910006841A publication Critical patent/KR910006841A/ko
Application granted granted Critical
Publication of KR930005767B1 publication Critical patent/KR930005767B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/328—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for runtime instruction patching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G06F9/262—Arrangements for next microinstruction selection
    • G06F9/268—Microinstruction selection not based on processing results, e.g. interrupt, patch, first cycle store, diagnostic programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)

Abstract

내용 없음.

Description

마이크로프로그램 제어를 기초로한 데이타 처리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 첫번째 바람직한 실시예에 따른 데이타 처리장치의 개요를 설명하는 블록도.
제2도는 제1도에 도시된 데이타 처리장치의 구조를 설명하는 보다 상세한 블록도.
제6도는 제1,2 및 3도에 도시된 데이타 처리장치의 동작을 설명하는 흐름도.

Claims (18)

  1. 마이크로 명령을 저장하기 위한 메모리 수단(5), 파라메타와 특정 마이크로 명령(Mb1,Mb2)를 포함하는 상기 마이크로 명령을 저장하기 위한 레지스터 수단(7c)를 포함하고, 파이프라인 처리에 의하여 상기 마이크로 명령의 선택된 하나를 실행하고 동작 결과를 출력하기 위한 것으로서, 상기 메모리 수단에 결합된 마이크로 명령 실행 수단(7)을 포함하는 데이타 처리장치에 있어서, 상기 데이타 처리장치가 결정된 일이 발생될때 상기 파라메타가 바로 앞 파이프라인 처리에 사용된 파라메타에 대응하는 보정된 파라메타로 변하도록 상기 특정 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 보정 수단(7,105,107,205,207)을 포함하고, 상기 마이크로 명령 실행 수단이 결정된 일이 발생될때 동작을 멈추고 상기 보정된 파라메타를 사용하므로써 다시 상기 동작을 시작하는 것을 특징으로 하는 데이타 처리장치.
  2. 청구범위 제1항에 있어서, 데이타를 저장하기 위한 데이타 메모리 수단(2)를 좀 더 포함하고, 상기 파라메타가 상기 메모리 수단의 소오스 메모리 영역의 어드레스를 포함하고 데이타는 상기 마이크로 명령의 대응하는 하나에 응답하여 상기 소오스 메모리 영역으로 부터 독출되며, 상기 보정 수단이, 상기 결정된 일이 발생될때 얻어진 소오스 메모리 영역의 상기 어드레스가 바로 앞 파이프라인 처리에 사용된 소오스 메모리 영역에 대응하는 보정된 소오스 메모리 어드레스로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 소오스 어드레스 보정 수단(105,205)를 포함하는 것을 특징으로 하는 데이타 처리장치.
  3. 청구범위 제1항에 있어서, 데이타를 저장하기 위한 데이타 메모리 수단(2)를 좀 더 포함하고, 상기 파라메타가 상기 메모리 수단의 목적지 메모리 영역의 어드레스를 포함하고 데이타는 상기 마이크로 명령의 대응하는 하나에 응답하여 상기 목적지 영역에 라이트되며, 상기 보정 수단이 상기 결정된 일이 발생될때 얻어진 목적지 메모리 영역의 상기 어드레스가 바로 앞 파이프라인 처리에 사용된 목적지 메모리 영역에 대응하는 보정된 목적지 메모리 어드레스로 변하도록 상기 특정 마이크로 명령을 실행하는 마이크로 명령 실행 수단을 가지기 위하여 목적지 어드레스 보정 수단(107,207)을 포함하는 것을 특징으로 하는 데이타 처리장치.
  4. 청구범위 제1항에 있어서, 데이타를 저장하기 위항 데이타 메모리 수단(2)를 좀 더 포함하고, 상기 파라메타가 상기 데이타 메모리 수단의 소오스 메모리 영역으로 부터 상기 마이크로 명령의 대응하는 하나에 응답하여 그 안의 목적지 메모리 영역까지 데이타가 전달되는 시간을 나타내는 넘버-오프-타임 정보를 포함하고, 상기 보정수단이 상기 결정된 일이 발생될때 얻어진 상기 넘버-오브-타임 정보가 바로 앞 처리에 사용된 넘버-오브-타임 정보에 대응하는 보정된 넘버-오브-타임 정보로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 넘버-오브-타임 정보 보정 수단(105,107,205,207)을 포함하는 것을 특징으로 하는 데이타 처리방법.
  5. 청구범위 제1항 내지 제4항중 어느 한 항에 있어서, 상기 결정된 일이 상기 마이크로 명령 실행 수단이 마이크로 명령의 상기 선택된 하나를 실행할때 에러를 제거하기 위하여 직접 예외처리(Mexcp1)를 실행하기 위한 리퀘스트를 포함하는 것을 특징으로 하는 데이타 처리장치.
  6. 청구범위 제1항 내지 제4항중 어느 한항에 있어서, 상기 결정된 일이 상기 데이타 처리장치에 결합된 외부장치에 의하여 발생된 인터럽트를 포함하는 것을 특징으로 하는 데이타 처리장치.
  7. 마이크로 명령을 저장하기 위한 첫번째 메모리 수단(5), 특정 마이크로 명령(Mb1,Mb2)를 포함하고, 마이크로 명령의 상기 선택된 하나를 실행하는데 필요한 파라메타를 갱신하는 동안 파이프라인 처리에 의하여 상기 마이크로 명령의 선택된 하나를 실행하고 동작 결과를 위한 것으로서 상기 첫번째 메모리 수단에 결합된 마이크로 명령 실행 수단(7), 데이타를 저장하기 위한 두번째 메모리 수단(2) 상기 어드레스에 대응하는 상기 마이크로 명령의 하나가 상기 첫번째 메모리 수단으로 부터 독출되고, 마이크로 명령의 상기 선택된 하나로서, 상기 마이크로 명령 실행 수단에 출력되며, 상기 첫번째 메모리 수단에 출력되는 어드레스(M1,M3)를 발생하기 위한 어드레스 발생 수단(1,5a) 및 상기 파라메타에 의거하여 상기 두번째 메모리 수단으로 부터 데이타를 독출하고 상기 파라메타에 의거하여 상기 두번째 메모리 수단에 데이타를 라이팅하기 위한 것으로서 상기 마이크로 명령 실행 수단과 상기 두번째 메모리 수단에 결합된 메모리 매니지먼트 수단(8)을 포함하는 데이타 처리장치에 있어서, 상기 데이타 처리장치가 소정의 인터럽트와 예외의 하나를 받아들이고 상기 특정 마이크로 명령을 나타내는 특정 어드레스를 출력하기 위한 수신 수단(3), 상기 어드레스 발생 수단에 의하여 발생된 상기 어드레스 또는 상기 수신 수단에 의하여 출력된 상기 특정 어드레스를 선택하기 위한 것으로서, 상기 어드레스 발생 수단과 상기 수신 수단에 결합된 선택 수단(4) 및 상기 파라메타가 바로 앞 파이프라인 처리에 사용된 파라메타에 대응하는 보정된 파라메타로 변하도록 상기 특정 어드레스에 응답하여 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 상기 선택 수단에 결합된 보정 수단(7,105,107,205,207)로 이루어지는 것을 특징으로 하고, 상기 마이크로 명령 실행 수단이 상기 선택 수단이 상기 특정 어드레스를 선택할때 동작을 멈추고 상기 보정된 파라메타를 사용하므로써 다시 상기 동작을 시작하는 데이타 처리장치.
  8. 청구범위 제7항에 있어서, 상기 파라메타가 상기 두번째 메모리 수단(2)의 소오스 메모리 영역의 어드레스를 포함하고, 데이타는 상기 마이크로 명령의 대응하는 하나에 응답하여 상기 소오스 메모리 영역으로 부터 독출되며, 상기 보정 수단이, 상기 선택 수단이 상기 특정 어드레스를 선택할때 얻어진 소오스 메모리 영역의 상기 어드레스가 바로 앞 파이프라인 처리에 사용된 소오스 메모리 영역의 어드레스르에 대응하는 보정된 소오스 메모리 어드레스로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 소오스 어드레스 보정 소단(105,205)를 포함하는 것을 특징으로 하는 데이타 처리장치.
  9. 청구범위 제8항에 있어서, 상기 메모리 매니지먼트 수단(8)이 상기 소오스 메모리 영역으로 부터 데이타를 독출할때 결정된 일이 발생하는지의 여부를 결정하고, 상기 결정된 일이 발생할 때 상기 선택 수단에 제어신호(S1)을 출력하기 위한 결정 수단(103,203)을 좀더 포함하고, 상기 선택 수단이 상기 제어신호에 응답하여 상기 특정 어드레스를 선택하는 것을 특징으로 하는 데이타 처리장치.
  10. 청구범위 제7항에 있어서, 상기 파라메타가 상기 두번째 메모리 수단(2)에 목적지 메모리 영역의 어드레스를 포함하고, 데이타가 상기 마이크로 명령의 대응하는 하나에 응답하여 상기 목적지 메모리 영역에 라이트되며, 상기 보정 수단이, 상기 선택 수단이 상기 특정 어드레스를 선택할때 얻어진 목적지 메모리 영역의 상기 어드레스가 바로 앞 파이프라인 처리에 사용된 목적지 메모리 영역의 어드레스에 대응하는 보정된 목적지 메모리 어드레스로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 목적지 어드레스 보정 수단(107,207)을 포함하는 것을 특징으로 하는 데이타 처리장치.
  11. 청구범위 제10항에 있어서, 상기 메모리 매니지먼트 수단(8)이 상기 목적지 메모리 영역에 데이타를 라이팅하는 동안 결정된 일이 발생하는지의 여부를 결정하고, 상기 결정된 일이 발생할때 상기 선택 수단에 제어신호(S1)을 출력하기 위한 결정 수단(103,203)을 좀 더 포함하고 상기 선택 수단이 상기 제어 신호에 응답하여 상기 특정 어드레스를 선택하는 것을 특징으로 하는 데이타 처리장치.
  12. 청구범위 제7항에 있어서, 상기 파라메타가, 데이타가 상기 두번째 메모리 수단(2)의 소오스 메모리 영역으로 부터 상기 마이크로 명령의 대응하는 하나에 응답하여 그안의 목적지 메모리 영역에 전달되는 시간을 나타내는 넘버-오브-타임 정보를 포함하고, 상기 보정 수단이, 상기 선택 수단이 상기 특정 어드레스를 선택할때 얻어진 상기 넘버-오브-타임이 바로 앞 파이프라인 처리에 사용된 넘버-오브-타임으로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 넘버-오브-타임 정보 보정 수단(105,205)를 포함하는 것을 특징으로 하는 데이타 처리장치.
  13. 청구범위 제12항에 있어서, 상기 넘버-오브-타임 정보 보정 수단이 데이타가 전달되는 시간을 1만큼 증가시키기 위한 증가 수단(105,107,205,207)을 포함하는 것을 특징으로 하는 데이타 처리장치.
  14. 청구범위 제12항에 있어서, 상기 메모리 매니지먼트 수단(8)이 상기 소오스 메모리 영역으로 부터 데이타를 독출하는 동안 결정된 일이 발생하는지의 여부를 결정하고 상기 결정된 일이 발생할 때 상기 선택수단(4)에 제어 신호를 출력하기 위한 결정 수단(103,104,203,204)를 좀 더 포함하고, 상기 선택 수단이 상기 제어 신호에 응답하여 상기 특정 어드레스를 선택하는 것을 특징으로 하는 데이타 처리장치.
  15. 청구범위 제7항에 있어서, 상기 파라메타가 상기 두번째 메모리 수단(2)에 소오스 메모리 영역의 어드레스를 포함하고, 데이타는 상기 마이크로 명령의 대응하는 하나에 응답하여 상기 목적지 메모리 영역으로 부터 독출되며, 상기 팔메타가 상기 두번째 메모리 수단에 목적지 메모리 영역의 어드레스를 포함하고, 데이타는 상기 마이크로 명령의 대응하는 하나에 응답하여 상기 소오스 메모리 영역에 라이트도며, 상기 파라메타가, 데이타가 상기 두번재 메모리 수단의 메모리 영역으로 부터 상기 마이크로 명령의 대응하는 하나에 응답하여 그안의 목적지 메모리 영역에 전달되는 시간을 나타내는 넘버-오브-타임 정보를 포함하며, 상기 보정 수단이 상기 선택 수단(4)가 상기 특정 어드레스를 선택할 때 얻어진 소오스 메모리 영역의 상기 어드레스가 바로 앞 파이프라인 처리에 사용된 소오스 메모리 영역의 어드레스에 대응하는 보정된 소오스 메모리 어드레스로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 소오스 어드레스 보정 수단(105,205), 상기 선택 수단이 상기 특정 어드레스를 선택할때 얻어진 목적지 메모리 영역의 상기 어드레스가 바로 앞 파이프라인 처리에 사용된 목적지 메모리 영역의 어드레스에 대응하는 보정된 목적지 메모리 어드레스로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 목적지 어드레스 보정 수단(107,207) 및 상기 선택 수단이 상기 특정 어드레스를 선택할때 바로 앞 파이프라인 처리에 사용된 넘버-오브-타임 정보에 대응하는 보정된 넘버-오브-타임 정보로 변하도록 상기 특정 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위하여 넘버-오브-타임 정보 보정 수단(105,107,205,207)을 포함하는 것을 특징으로 하는 데이타 처리장치.
  16. 청구범위 제7항 내지 제15항중 어느 한항에 있어서, 상기 수신 수단(3)이 마이크로 명령 실행 수단이 마이크로 명령의 상기 선택된 하나를 실행하는 동안 에러를 제거하기 위하여 직접 예외처리를 실행하는 리퀘스트가 발생할때 상기 특정 어드레스(M2)를 발생하는 것을 특징으로 하는 데이타 처리장치.
  17. 청구범위 제7항 내지 제15항중 어느 한 항에 있어서, 상기 수신 수단(3)이, 인터럽트가 상기 마이크로 명령 실행 수단이 마이크로 명령의 상기 선택된 하나를 실행하는 동안 상기 데이타 처리장치에 결합된 외부 장치에 의하여 발생될때, 상기 특정 어드레스(M2)를 발생하는 것을 특징으로 하는 데이타 처리장치.
  18. 청구범위 제7항 내지 17항중 어느 한항에 있어서, 상기 마이크로 명령이, 상기 마이크로 명령 실행 수단이 마이크로 명령의 상기 선택된 하나를 실행하는 동안 발생하는 에러를 제거하기 위하여 지시된 예외처리 마이크로 명령(Mexcp1)을 포함하고, 상기 보정 수단이 상기 특정 마이크로 명령이 실행된 후 상기 예외처리 마이크로 명령을 실행하는 상기 마이크로 명령 실행 수단을 가지기 위한 수단을 포함하는 것을 특징으로 하는 데이타 처리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900014805A 1989-09-19 1990-09-19 마이크로프로그램 제어를 기초로한 데이타 처리장치 KR930005767B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1242671A JP2552738B2 (ja) 1989-09-19 1989-09-19 データ処理装置
JP1-242671 1989-09-19

Publications (2)

Publication Number Publication Date
KR910006841A true KR910006841A (ko) 1991-04-30
KR930005767B1 KR930005767B1 (ko) 1993-06-24

Family

ID=17092505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014805A KR930005767B1 (ko) 1989-09-19 1990-09-19 마이크로프로그램 제어를 기초로한 데이타 처리장치

Country Status (4)

Country Link
US (1) US5557772A (ko)
EP (1) EP0419174A3 (ko)
JP (1) JP2552738B2 (ko)
KR (1) KR930005767B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657486A (en) * 1995-12-07 1997-08-12 Teradyne, Inc. Automatic test equipment with pipelined sequencer
US5787241A (en) * 1995-12-18 1998-07-28 Integrated Device Technology, Inc. Method and apparatus for locating exception correction routines
US5933842A (en) * 1996-05-23 1999-08-03 Microsoft Corporation Method and system for compressing publication documents in a computer system by selectively eliminating redundancy from a hierarchy of constituent data structures

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484303A (en) * 1979-06-19 1984-11-20 Gould Inc. Programmable controller
US4742449A (en) * 1981-04-23 1988-05-03 Data General Corporation Microsequencer for a data processing system using a unique trap handling technique
US4637021A (en) * 1983-09-28 1987-01-13 Pioneer Electronic Corporation Multiple pass error correction
US4654786A (en) * 1984-04-11 1987-03-31 Texas Instruments Incorporated Data processor using picosquencer to control execution of multi-instruction subroutines in a single fetch cycle
US4665500A (en) * 1984-04-11 1987-05-12 Texas Instruments Incorporated Multiply and divide unit for a high speed processor
US4562537A (en) * 1984-04-13 1985-12-31 Texas Instruments Incorporated High speed processor
GB8507610D0 (en) * 1985-03-23 1985-05-01 Int Computers Ltd Data processing apparatus
JPS6226580A (ja) * 1985-07-29 1987-02-04 Hitachi Ltd 障害処理方式
JPH0727462B2 (ja) * 1985-10-11 1995-03-29 株式会社日立製作所 データ処理装置におけるページフォールト実行再開方法
US4763253A (en) * 1986-09-26 1988-08-09 Motorola, Inc. Microcomputer with change of flow
DE3751287T2 (de) * 1986-12-01 1995-11-16 Nec Corp Während einer Instruktionsausführung eine Unterbrechungsanforderung empfangender Mikroprogrammkontrolleur.
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor

Also Published As

Publication number Publication date
EP0419174A3 (en) 1993-01-07
JP2552738B2 (ja) 1996-11-13
US5557772A (en) 1996-09-17
JPH03103924A (ja) 1991-04-30
KR930005767B1 (ko) 1993-06-24
EP0419174A2 (en) 1991-03-27

Similar Documents

Publication Publication Date Title
KR920010431A (ko) 정보처리장치 및 이를 이용한 정보처리방법
JPH01310441A (ja) データ処理装置
KR910006841A (ko) 마이크로프로그램 제어를 기초로한 데이타 처리장치
KR970066863A (ko) 정보처리장치와 방법 및 스케줄링 디바이스
JPS6125168B2 (ko)
JPS62254237A (ja) インタプリタ方式の分岐命令実行方式
JPH02133833A (ja) インサーキツトエミユレータ制御装置
JPH08328851A (ja) ロード・ストア命令処理装置及び方法
JPH02242444A (ja) 情報処理装置のデバッグ機構
JPS6020769B2 (ja) マイクロプログラム制御方式
JPH1011320A (ja) 計算機等の処理装置におけるｒｏｍプログラムモニタ装置
JPS60193046A (ja) 命令例外検出方式
JPH02242445A (ja) 情報処理装置のデバッグ機構
KR930010775A (ko) 화상 처리 장치
JPH03282625A (ja) データ処理装置
JPH05143366A (ja) 割込制御回路
JPH02285421A (ja) 実行時間制御回路
KR900010592A (ko) 영상처리 장치 및 그것을 사용하는 시스템
JPH0795268B2 (ja) デ−タ処理装置
JPH05189231A (ja) 命令フェッチにおけるエラー処理方式
JPS61276029A (ja) スタツク制御方式
JPH04243435A (ja) トレース回路
JPH02242335A (ja) 電子計算機
KR900018806A (ko) 데이타 처리장치의 가상 키 데이타 처리방법
JPH0216663A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960620

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee